(19) 世界知的所有権機関 国際事務局



1887 (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917) (1917)

(43) 国際公開日 2003 年11 月6 日 (06.11.2003)

PCT

(10) 国際公開番号 WO 03/091977 A1

(51) 国際特許分類7:

G09G 3/30, 3/20, H05B 33/14

特願2002-127637

2002年4月26日 (26.04.2002)

特願2002-284393

2002年9月27日(27.09.2002)

JP JP

(21) 国際出願番号:

PCT/JP03/02535

(22) 国際出願日:

2003年3月5日(05.03.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

JP

(30) 優先権データ:

特願2002-127532

2002 年4 月26 日 (26.04.2002)

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 高原 博司 (TAKAHARA,Hiroshi) [JP/JP]; 〒571-0807 大阪府 寝 屋川市 太楽 1 0 1 1-1-3 4 5 Osaka (JP). 柘植 仁


(71) 出願人 (米国を除く全ての指定国について): 東芝松下ディスプレイテクノロジー株式会社 (TOSHIBA

MATSUSHITA DISPLAY TECHNOLOGY CO., LTD.) [JP/JP]; 〒108-0075 東京都 港区 港南 4-1-8 Tokyo

/続葉有/

(54) Title: DRIVER CIRCUIT OF EL DISPLAY PANEL

(54) 発明の名称: EL表示パネルのドライバ回路



(57) Abstract: A source driver circuit of EL display panel in which variation of output current is suppressed. The source driver circuit comprises unit transistors (634) each representing one unit. The O-th bit comprises one unit transistor (634), the first bit comprises two unit transistors (634), the second bit comprises four unit transistors (634), the third bit comprises eight unit transistors (634), the fourth bit comprises sixteen unit transistors (634), and the fifth bit comprises thirty two unit transistors (634). Each unit transistor (634) constitutes a current mirror circuit in conjunction with a transistor (633a). The current flowing through the unit transistor (634) can be altered by regulating a current Ib flowing through the transistor (633a). When an output current circuit is constituted of unit transistors and the reference current is regulated, output current of the unit transistor can be regulated resulting in a highly accurate source driver IC in which variation of output current is suppressed.

(57) 要約: 出力電流ばらつきの小さいEL表示パネルのソースドライバ回路を提供する。ソースドライバ回路は、1単位を示す単位トランジスタ634から構成される。第0ビットは1個の単位トランジスタ634、第1ビットは2個の単位トランジスタ634、第2ビットは4個の単位トランジスタ634、第3ビットは8個の単位トランジスタ634、第4ビットは16個の単位トランジスタ634、第5ビ

/続葉有/



志 (TSUGE, Hitoshi) [JP/JP]; 〒571-0074 大阪府 門真 添付公開書類: 市宮前町16-1 Osaka (JP).

- (74) 代理人: 松田 正道 (MATSUDA, Masamichi); 〒532-0003 大阪府 大阪市 淀川区宮原5丁目1番3号新大 阪生島ビル Osaka (JP).
- (81) 指定国 (国内): CN, JP, KR, US.

--- 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

1

明 細 書

E L表示パネルのドライバ回路

技術分野

本発明は、有機または無機エレクトロルミネッセンス(EL)素子を用いたEL表示パネルなどの自発光表示パネルに関するものである。また、これらの表示パネルの駆動回路(IC)に関するものである。EL表示パネルの駆動方法と駆動回路およびそれらを用いた情報表示装置などに関するものである。

背景技術

一般に、アクティブマトリクス型表示装置では、多数の画素をマトリクス状に並べ、与えられた映像信号に応じて画素毎に光強度を制御することによって画像を表示する。たとえば、電気光学物質として液晶を用いた場合は、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学変換物質として有機エレクトロルミネッセンス(EL)材料を用いたアクティブマトリクス型の画像表示装置は画素に書き込まれる電流に応じて発光輝度が変化する。

液晶表示パネルは、各画素はシャッタとして動作し、バックライトからの光を画素であるシャッタでオンオフさせることにより画像を表示する。有機EL表示パネルは各画素に発光素子を有する自発光型である。そのため、有機EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。

有機EL表示パネルは各発光素子 (画素) の輝度は電流量によって制御される。つまり、発光素子が電流駆動型あるいは電流制御型であると

いう点で液晶表示パネルとは大きく異なる。

有機EL表示パネルも単純マトリクス方式とアクティブマトリクス方式の構成が可能である。前者は構造が単純であるものの大型かつ高精細の表示パネルの実現が困難である。しかし、安価である。後者は大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に難しい、比較的高価であるという課題がある。現在では、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄膜トランジスタ(トランジスタ)によって制御する。

このアクティブマトリクス方式の有機EL表示パネルは、特開平8-234683号公報に開示されている。この表示パネルの一画素分の等価回路を図62に示す。画素16は発光素子であるEL素子15、第1のトランジスタ11a、第2のトランジスタ11bおよび蓄積容量19からなる。EL素子15は有機エレクトロルミネッセンス(EL)素子である。本明細書では、EL素子15に電流を供給(制御)するトランジスタ11aを駆動用トランジスタ11と呼ぶ。また、図62のトランジスタ11bのように、スイッチとして動作するトランジスタをスイッチ用トランジスタ11と呼ぶ。

有機EL素子15は多くの場合、整流性があるため、OLED (有機発 光ダイオード)と呼ばれることがある。図62ではEL素子15として ダイオードの記号を用いている。

ただし、本明細書におけるEL素子15はOLEDに限るものではなく、素子15に流れる電流量によって輝度が制御されるものであればよい。たとえば、無機EL素子が例示される。その他、半導体で構成される白色発光ダイオードが例示される。また、一般的な発光ダイオードが例示される。その他、発光トランジスタでもよい。また、EL素子15

は必ずしも整流性が要求されるものではない。双方向性ダイオードであってもよい。本明細書のEL素子15はこのいずれでもよい。

図62の例では、Pチャンネル型のトランジスタ11aのソース端子(S)をVdd(電源電位)とし、EL素子15のカソード(陰極)は接地電位(Vk)に接続される。一方、アノード(陽極)はトランジスタ11bのドレイン端子(D)に接続されている。一方、Pチャンネル型のトランジスタ11aのゲート端子はゲート信号線17aに接続され、ソース端子はソース信号線18に接続され、ドレイン端子は蓄積容量19およびトランジスタ11aのゲート端子(G)に接続されている。

画素16を動作させるために、まず、ゲート信号線17aを選択状態とし、ソース信号線18に輝度情報を表す映像信号を印加する。すると、トランジスタ11aが導通し、蓄積容量19が充電又は放電され、トランジスタ11bのゲート電位は映像信号の電位に一致する。ゲート信号線17aを非選択状態とすると、トランジスタ11aがオフになり、トランジスタ11bは電気的にソース信号線18から切り離される。しかし、トランジスタ11aのゲート電位は蓄積容量(コンデンサ)19によって安定に保持される。トランジスタ11aを介してEL素子15に流れる電流は、トランジスタ11aのゲート/ソース端子間電圧Vgsに応じた値となり、EL素子15はトランジスタ11aを通って供給される電流量に応じた輝度で発光し続ける。

液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。バックライトを構成するためには所定の厚みが必要であるため、表示パネルの厚みが厚くなるという問題があった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルターを使用する必要がある。そのため、光利用効率が低いという問題点があった。また、色再現範囲が狭いという問題点が

あった。

有機EL表示パネルは、低温ポリシリコントランジスタアレイを用いてパネルを構成する。しかし、有機EL素子は、電流により発光するため、トランジスタの特性にバラツキがあると、表示ムラが発生するという課題があった。

表示ムラは、画素を電流プログラム方式の構成を採用することにより 低減することが可能である。電流プログラムを実施するためには、電流 駆動方式のドライバ回路が必要である。しかし、電流駆動方式のドライ バ回路にも電流出力段を構成するトランジスタ素子にバラツキが発生す る。そのため、各出力端子からの階調出力電流にバラツキが発生し、良 好な画像表示ができないという課題があった。

発明の開示

この目的を達成するために本発明のEL表示パネル (EL表示装置) のドライバ回路は、単位電流を出力する複数のトランジスタを具備し、このトランジスタの個数を変化させることにより出力電流を出力するものである。また、多段のカレントミラー回路で構成されたことを特徴としている。信号の受け渡しが電圧受け渡しとなるトランジスタ群は密に形成し、カレントミラー回路の群との信号の受け渡しは、電流受け渡しの構成を採用する。また、基準電流は、複数のトランジスタで行う。

第1の本発明は、基準電流を発生する基準電流発生手段と、

前記基準電流発生手段からの基準電流が入力され、かつ前記基準電流 に対応する第1の電流を、複数の第2の電流源に出力する第1の電流源 と、

前記第1の電流源から出力される第1の電流が入力され、かつ前記第 1の電流に対応する第2の電流を、複数の第3の電流源に出力する第2 5

]音乐:

の電流源と、

前記第2の電流源から出力される第2の電流が入力され、かつ前記第 2の電流に対応する第3の電流を複数の第4の電流源に出力する第3の 電流源を有し、

前記第4の電流源は、入力画像データに対応した個数の単位電流源が 選択されるEL表示パネルのドライバ回路である。

第2の本発明は、2の乗数に対応した個数の単位トランジスタを有す る複数の電流発生回路と、

前記各電流発生回路に接続されたスイッチ回路と、

出力端子に接続された内部配線と、

入力データに対応して前記スイッチ回路をオンオフさせる制御回路を 具備し、

前記スイッチ回路の一端は前記電流発生回路に接続され、他端は前記内部配線に接続されているEL表示パネルのドライバ回路である。

第3の本発明は、前記単位トランジスタのチャンネル幅Wは、 $2 \mu m$ 以上 $9 \mu m$ 以下であり、

前記単位トランジスタのサイズ (WL) は、4平方μm以上である第 2の本発明のEL表示パネルのドライバ回路である。

第4の本発明は、前記単位トランジスタのチャンネル長L/チャンネル幅Wは2以上であり、

使用する電源電圧が2.5 (V)以上9 (V)以下である請求項2記載のEL表示パネルのドライバ回路である。

第5の本発明は、第1の単位電流を流す複数個の単位トランジスタからなる第1の出力電流回路と、

第2の単位電流を流す複数個の単位トランジスタからなる第2の出力 電流回路と、 前記第1の出力電流回路の出力電流と、前記第2の出力電流回路の出力電流を加算して、出力する出力段を具備し、

前記第1の単位電流は、前記第2の単位電流よりも小さく、

前記第1の出力電流回路は、階調に応じて低階調領域と高階調領域で 動作し、

前記第2の出力電流回路は、階調に応じて高階調領域で動作し、前記第2の出力電流回路が動作する際に、前記第1の出力電流回路は、高階調領域では、出力電流値が変化しないEL表示パネルのドライバ回路である。

第6の本発明は、出力端子ごとに複数の単位トランジスタを有するプログラム電流発生回路と、

前記単位トランジスタに流れる電流を規定する第1の基準電流を発生 する第1のトランジスタと、

前記複数の第1のトランジスタのゲート端子に接続されたゲート配線 と、

前記ゲート配線にゲート端子が接続され、かつ前記第1のトランジスタとカレントミラー回路を形成する第2および第3のトランジスタを具備し、

前記第2および第3のトランジスタに第2の基準電流が供給されているEL表示パネルのドライバ回路である。

第7の本発明は、出力端子ごとに複数の単位トランジスタを有するプログラム電流発生回路と、

前記単位トランジスタとカレントミラー回路を構成する複数の第1の トランジスタと、

第1のトランジスタに流れる基準電流を発生する第2のトランジスタ を具備し、 前記第2のトランジスタが発生する基準電流は、前記複数の第1のトランジスタに分岐されて流れる第6の本発明のEL表示パネルのドライバ回路である。

第8の本発明は、ドライバ回路を内包するドライバICチップ内の、 前記第1の基準電流供給配線が配置される領域において、該領域に配線 される基準電流供給配線群のうち、最も外側に配置される2本の配線に 前記第3のトランジスタが電気的に接続されている第6または第7の本 発明のEL表示パネルのドライバ回路である。

第9の本発明は、駆動用トランジスタがマトリックス状に配置され、 前記駆動用トランジスタに対応してEL素子が形成された表示領域を有 する第1の基板と、

前記駆動用トランジスタにプログラム電流あるいは電圧を印加するソ ースドライバICと、

前記ソースドライバIC下に位置する前記第1の基板上に形成された 第1の配線と、

前記第1の配線と電気的に接続され、前記ソースドライバICと前記表示領域間に形成された第2の配線と、

前記第2の配線から分岐され、前記表示領域の画素にアノード電圧を 供給するアノード配線を具備するEL表示装置である。

第10の本発明は、第1の配線は、遮光機能を有する第9の本発明の EL表示装置である。

第11の本発明は、EL素子を有する画素がマトリックス状に形成された表示領域と、

前記EL素子に発光電流を供給する駆動用トランジスタと、

前記駆動用トランジスタにプログラム電流を供給するソースドライバ 回路を具備し、 前記駆動用トランジスタは、Pチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生するトランジスタは NチャンネルトランジスタであるEL表示装置である。

第12の本発明は、EL素子と、前記EL素子に発光電流を供給する 駆動用トランジスタと、前記駆動用トランジスタと前記EL素子間の経 路を形成する第1のスイッチング素子と、前記駆動用トランジスタとソ ース信号線間の経路を形成する第2のスイッチング素子がマトリックス 状に形成された表示領域と、

前記第1のスイッチング素子をオンオフ制御する第1のゲートドライバ回路と、

前記第2のスイッチング素子をオンオフ制御する第2のゲートドライ バ回路と、

前記トランジスタ素子に映像信号を印加するソースドライバ回路を具 備し、

前記駆動用トランジスタにプログラム電流を供給するソースドライバ 回路を具備し、

前記駆動用トランジスタは、Pチャンネルトランジスタであり、

前記ソースドライバ回路のプログラム電流を発生するトランジスタは NチャンネルトランジスタであるEL表示装置である。

第13の本発明は、EL素子と、

前記EL素子に発光電流を供給するPチャンネルの駆動用トランジスタと、

EL素子と前記駆動用トランジスタ間に形成されたスイッチングトランジスタと、

プログラム電流を供給するソースドライバ回路と、

前記スイッチングトランジスタを1フレーム期間に2水平走査期間以

上オラ状態に制御するゲートドライバ回路を具備するEL表示装置である。

図面の簡単な説明

- 図1は、本発明の表示パネルの画素構成図である。
- 図2は、本発明の表示パネルの画素構成図である。
- 図3は、本発明の表示パネルの動作の説明図である。
- 図4は、本発明の表示パネルの動作の説明図である。
- 図 5 は、本発明の表示装置の駆動方法の説明図である。
- 図6は、本発明の表示装置の構成図である。
- 図7は、本発明の表示パネルの製造方法の説明図である。
- 図8は、本発明の表示装置の構成図である。
- 図9は、本発明の表示装置の構成図である。
- 図10は、本発明の表示パネルの断面図である。
- 図11は、本発明の表示パネルの断面図である。
- 図12は、本発明の表示パネルの説明図である。
- 図13は、本発明の表示装置の駆動方法の説明図である。
- 図14は、本発明の表示装置の駆動方法の説明図である。
- 図15は、本発明の表示装置の駆動方法の説明図である。
- 図16は、本発明の表示装置の駆動方法の説明図である。
- 図17は、本発明の表示装置の駆動方法の説明図である。
- 図18は、本発明の表示装置の駆動方法の説明図である。
- 図19は、本発明の表示装置の駆動方法の説明図である。
- 図20は、本発明の表示装置の駆動方法の説明図である。
- 図21は、本発明の表示装置の駆動方法の説明図である。
- 図22は、本発明の表示装置の駆動方法の説明図である。

- 図23は、本発明の表示装置の駆動方法の説明図である。
- 図24は、本発明の表示装置の駆動方法の説明図である。
- 図25は、本発明の表示装置の駆動方法の説明図である。
- 図26は、本発明の表示装置の駆動方法の説明図である。
- 図27は、本発明の表示装置の駆動方法の説明図である。
- 図28は、本発明の表示装置の駆動方法の説明図である。
- 図29は、本発明の表示装置の駆動方法の説明図である。
- 図30は、本発明の表示装置の駆動方法の説明図である。
- 図31は、本発明の表示装置の駆動方法の説明図である。
- 図32は、本発明の表示装置の駆動方法の説明図である。
- 図33は、本発明の表示装置の駆動方法の説明図である。
- 図34は、本発明の表示装置の構成図である。
- 図35は、本発明の表示装置の駆動方法の説明図である。
- 図36は、本発明の表示装置の駆動方法の説明図である。
- 図37は、本発明の表示装置の構成図である。
- 図38は、本発明の表示装置の構成図である。
- 図39は、本発明の表示装置の駆動方法の説明図である。
- 図40は、本発明の表示装置の構成図である。
- 図41は、本発明の表示装置の構成図である。
- 図42は、本発明の表示パネルの画素構成図である。
- 図43は、本発明の表示パネルの画素構成図である。
- 図44は、本発明の表示装置の駆動方法の説明図である。
- 図45は、本発明の表示装置の駆動方法の説明図である。
- 図46は、本発明の表示装置の駆動方法の説明図である。
- 図47は、本発明の表示パネルの画素構成図である。
- 図48は、本発明の表示装置の構成図である。

- 図49は、本発明の表示装置の駆動方法の説明図である。
- 図50は、本発明の表示パネルの画素構成図である。
- 図51は、本発明の表示パネルの画素図である。
- 図52は、本発明の表示装置の駆動方法の説明図である。
- 図53は、本発明の表示装置の駆動方法の説明図である。
- 図54は、本発明の表示パネルの画素構成図である。
- 図55は、本発明の表示装置の駆動方法の説明図である。
- 図56は、本発明の表示装置の駆動方法の説明図である。
- 図57は、本発明の携帯電話の説明図である。
- 図58は、本発明のビューファインダの説明図である。
- 図59は、本発明のビデオカメラの説明図である。
- 図60は、本発明のデジタルカメラの説明図である。
- 図61は、本発明のテレビ(モニター)の説明図である。
- 図62は、従来の表示パネルの画素構成図である。
- 図63は、本発明のドライバ回路の機能ブロック図である。
- 図64は、本発明のドライバ回路の説明図である。
- 図65は、本発明のドライバ回路の説明図である
- 図66は、電圧受け渡し方式の多段式カレントミラー回路の説明図である。
- 図67は、電流受け渡し方式の多段式カレントミラー回路の説明図である。
 - 図68は、本発明の他の実施例におけるドライバ回路の説明図である。
 - 図69は、本発明の他の実施例におけるドライバ回路の説明図である。
 - 図70は、本発明の他に実施例におけるドライバ回路の説明図である。
 - 図71は、本発明の他の実施例におけるドライバ回路の説明図である。
 - 図72は、従来のドライバ回路の説明図である。

- 図73は、本発明のドライバ回路の説明図である。
- 図74は、本発明のドライバ回路の説明図である。
- 図75は、本発明のドライバ回路の説明図である。
- 図76は、本発明のドライバ回路の説明図である。
- 図 77は、本発明のドライバ回路の制御方法の説明図である。
- 図78は、本発明のドライバ回路の説明図である。
- 図79は、本発明のドライバ回路の説明図である。
- 図80は、本発明のドライバ回路の説明図である。
- 図81は、本発明のドライバ回路の説明図である。
- 図82は、本発明のドライバ回路の説明図である。
- 図83は、本発明のドライバ回路の説明図である。
- 図84は、本発明のドライバ回路の説明図である。
- 図85は、本発明のドライバ回路の説明図である。
- 図86は、本発明のドライバ回路の説明図である。
- 図87は、本発明のドライバ回路の説明図である。
- 図88は、本発明の駆動方法の説明図である。
- 図89は、本発明のドライバ回路の説明図である。
- 図90は、本発明の駆動方法の説明図である。
- 図91は、本発明のEL表示装置の構成図である。
- 図92は、本発明のEL表示装置の構成図である。
- 図93は、本発明のドライバ回路の説明図である。
- 図94は、本発明のドライバ回路の説明図である。
- 図95は、本発明のEL表示装置の構成図である。
- 図96は、本発明のEL表示装置の構成図である。
- 図97は、本発明のEL表示装置の構成図である。
- 図98は、本発明のEL表示装置の構成図である。

WO 03/091977

13

図99は、本発明のEL表示装置の構成図である。

図100は、本発明のEL表示装置の断面図である。

図101は、本発明のEL表示装置の断面図である。

図102は、本発明のEL表示装置の構成図である。

図103は、本発明のEL表示装置の構成図である。

図104は、本発明のEL表示装置の構成図である。

図105は、本発明のEL表示装置の構成図である。

図106は、本発明のEL表示装置の構成図である。

図107は、本発明のEL表示装置の構成図である。

図108は、本発明のEL表示装置の構成図である。

図109は、本発明のEL表示装置の構成図である。

図110は、本発明のソースドライバICの説明図である。

図111は、本発明のゲートドライバ回路のブロック図である。

図112は、図111のゲートドライバ回路のタイミングチャート図 である。

図113は、本発明のゲートドライバ回路の1部のブロック図である。

図114は、図113のゲートドライバ回路のタイミングチャート図 である。

図115は、本発明のEL表示装置の駆動方法の説明図である。

図116は、本発明のEL表示装置の駆動方法の説明図である。

図117は、本発明のEL表示装置の駆動回路の説明図である。

図118は、本発明のソースドライバICの説明図である。

図119は、本発明のソースドライバICの説明図である。

図120は、本発明のソースドライバICの説明図である。

図121は、本発明のソースドライバICの説明図である。

図122は、本発明のソースドライバICの説明図である。

- 図123は、本発明のソースドライバICの説明図である。
- 図124は、本発明のソースドライバICの説明図である。
- 図125は、本発明のソースドライバICの説明図である。
- 図126は、本発明のソースドライバICの説明図である。
- 図127は、本発明のソースドライバICの説明図である。
- 図128は、本発明のソースドライバICの説明図である。
- 図129は、本発明のソースドライバICの説明図である。
- 図130は、本発明のソースドライバICの説明図である。
- 図131は、本発明のソースドライバICの説明図である。
- 図132は、本発明のソースドライバICの説明図である。
- 図133は、本発明のソースドライバICの説明図である。
- 図134は、本発明のソースドライバICの説明図である。
- 図135は、本発明のソースドライバICの説明図である。
- 図136は、本発明のソースドライバICの説明図である。
- 図137は、本発明のソースドライバICの説明図である。
- 図138は、本発明のソースドライバICの説明図である。
- 図139は、本発明のソースドライバICの説明図である。
- 図140は、本発明の表示パネルの説明図である。
- 図141は、本発明の表示パネルの説明図である。
- 図142は、本発明の表示パネルの説明図である。
- 図143は、本発明の表示パネルの説明図である。
- 図144は、本発明の表示パネルの画素構成の説明図である。
- 図145は、本発明の表示パネルの画素構成の説明図である。
- 図146は、本発明のソースドライバICの説明図である。
- 図147は、本発明のソースドライバICの説明図である。
- 図148は、本発明のソースドライバICの説明図である。

·図149は、本発明のソースドライバICの説明図である。

図150は、本発明のソースドライバICの説明図である。

図151は、本発明のソースドライバICの説明図である。

図152は、本発明のソースドライバICの説明図である。

図153は、本発明のソースドライバICの説明図である。

図154は、本発明のソースドライバICの説明図である。

図155は、本発明のソースドライバICの説明図である。

図156は、本発明のソースドライバ I Cの説明図である。

図157は、本発明のソースドライバICの説明図である。

図158は、本発明のソースドライバICの説明図である。

図159は、本発明のソースドライバICの説明図である。

図150は、本発明のソースドライバICの説明図である。

図161は、本発明のソースドライバICの説明図である。

図162は、本発明のソースドライバICの説明図である。

図163は、本発明のソースドライバICの説明図である。

図164は、本発明のソースドライバICの説明図である。

図165は、本発明のソースドライバICの説明図である。

図166は、本発明のソースドライバICの説明図である。

図167は、本発明のソースドライバICの説明図である。

図168は、本発明のソースドライバICの説明図である。

図169は、本発明のソースドライバICの説明図である。

図170は、本発明のソースドライバICの説明図である。

図171は、本発明のソースドライバICの説明図である。

図172は、本発明のソースドライバICの説明図である。

図173は、本発明のソースドライバICの説明図である。

図174は、本発明のEL表示装置の駆動方法の説明図である。

図175は、本発明のEL表示装置の駆動方法の説明図である。

図176は、本発明のEL表示装置の駆動回路の説明図である。

図177は、本発明のEL表示装置の駆動方法の説明図である。

図178は、本発明のEL表示装置の駆動方法の説明図である。

図179は、本発明のEL表示装置の駆動回路の説明図である。

図180は、本発明のEL表示装置の駆動方法の説明図である。

図181は、本発明のEL表示装置の駆動方法の説明図である。

図182は、本発明のEL表示装置の説明図である。

図183は、本発明のEL表示装置の説明図である。

図184は、本発明のEL表示装置の説明図である。

図185は、本発明のEL表示装置の説明図である。

図186は、本発明のEL表示装置の駆動方法の説明図である。

図187は、本発明のEL表示装置の駆動方法の説明図である。

図188は、本発明のEL表示装置の駆動回路の説明図である。

図189は、本発明のEL表示装置の駆動方法の説明図である。

図190は、本発明のEL表示装置の駆動方法の説明図である。

図191は、本発明のEL表示装置の駆動回路の説明図である。

図192は、本発明のEL表示装置の駆動方法の説明図である。

図193は、本発明のEL表示装置の駆動方法の説明図である。

図194は、本発明のEL表示装置の駆動方法の説明図である。

図195は、本発明のEL表示装置の駆動方法の説明図である。

図196は、本発明のEL表示装置の駆動回路の説明図である。

図197は、本発明のEL表示装置の駆動方法の説明図である。

図198は、本発明のEL表示装置の駆動方法の説明図である。

図199は、本発明のEL表示装置の駆動回路の説明図である。

図200は、本発明のEL表示装置の駆動方法の説明図である。

図201は、本発明のEL表示装置の説明図である。

図202は、本発明のEL表示装置の説明図である。

図203は、本発明のEL表示装置の説明図である。

図204は、本発明のEL表示装置の説明図である。

図205は、本発明のEL表示装置の説明図である。

図206は、本発明のEL表示装置の説明図である。

図207は、本発明のEL表示装置の説明図である。

図208は、本発明のEL表示装置の説明図である。

図209は、本発明のEL表示装置の説明図である。

図210は、本発明のEL表示装置の説明図である。

図211は、本発明のソースドライバICの説明図である。

図212は、本発明のソースドライバICの説明図である。

図213は、本発明のソースドライバICの説明図である。

図214は、本発明のソースドライバICの説明図である。

図215は、本発明のソースドライバICの説明図である。

図216は、本発明のソースドライバICの説明図である。

図217は、本発明のソースドライバICの説明図である。

図218は、本発明のソースドライバICの説明図である。

図219は、本発明のソースドライバICの説明図である。

図220は、本発明のソースドライバICの説明図である。

図221は、本発明の表示装置の説明図である。

図222は、本発明の表示装置の説明図である。

図223は、本発明のソースドライバICの説明図である。

図224は、本発明のソースドライバICの説明図である。

図225は、本発明のソースドライバICの説明図である。

図226は、本発明のソースドライバICの説明図である。

図227は、本発明の表示装置の説明図である。

図228は、本発明の表示装置の説明図である。

(符号の説明)

- 11 トランジスタ (薄膜トランジスタ)
- 12 ゲートドライバ IC (回路)
- 14 ソースドライバ I C (回路)
- 15 EL (素子) (発光素子)
- 16 画素
- 17 ゲート信号線
- 18 ソース信号線
- 19 蓄積容量(付加コンデンサ、付加容量)
- 50 表示画面
- 51 書き込み画素(行)
- 52 非表示画素(非表示領域、非点灯領域)
- 53 表示画素 (表示領域、点灯領域)
- 61 シフトレジスタ
- 62 インバータ
- 63 出力バッファ
- 71 アレイ基板 (表示パネル)
- 72 レーザー照射範囲 (レーザースポット)
- 73 位置決めマーカー
- 74 ガラス基板 (アレイ基板)
- 81 コントロールIC (回路)
- 8 2 電源 I C (回路)
- 83 プリント基板

- 84 フレキシブル基板
- 8 5 封止フタ
- 8 6 カソード配線
- アノード配線(Vdd) 8 7
- データ信号線 8 8
- 89 ゲート制御信号線
- 101 土手(リブ)
- 層間絶縁膜 102
- 104 コンタクト接続部
- 画素電極 105
- カソード電極 106
- 1 0 7 乾燥剤
- 2/4板 108
- 偏光板 109
- 1 1 1 薄膜封止膜
- ダミー画素(行) 281
- 出力段回路 3 4 1
- 3 7 1 OR回路
- 点灯制御線 401
- 逆バイアス線 471
- ゲート電位制御線 472
- 電子ボリウム回路 561
- トランジスタのSD(ソースードレイン)ショート 562
- 5 7 1 アンテナ
- 572 キー
- 5 7 3 筐体

20.

- 574 表示パネル
- 5 8 1 接眼リング
- 582 拡大レンズ
- 583 凸レンズ
- 5 9 1 支点 (回転部)
- 5 9 2 撮影レンズ
- 5 9 3 格納部
- 5 9 4 スイッチ
- 601 本体
- 602 撮影部
- 603 シャッタスイッチ
- 6 1 1 取り付け枠
- 6 1 2 脚
- 6 1 3 取り付け台
- 6 1 4 固定部
- 6 3 1 電流源
- 6 3 2 電流源
- 6 3 3 電流源
- 641 スイッチ (オンオフ手段)
- 6 3 4 電流源 (1単位)
- 内部配線 6 4 3
- ボリウム (電流調整手段) 6 5 1
- 681 トランジスタ群
- 抵抗 (電流制限手段、所定電圧発生手段) 691
- 692 デコーダ回路
- 693 レベルシフタ回路

21

- 701 カウンタ (計数手段)
- 702 NOR
- 703 AND
- 電流出力回路 704
- 7 1 1 嵩上げ回路
- 7 2 1 D/A変換器
- オペアンプ 7 2 2
- アナログスイッチ(オンオフ手段) 7 3 1
- 732 インバータ
- 出力パッド(出力信号端子) 761
- 基準電流源 771
- 772 電流制御回路
- 温度検出回路 781
- 温度制御回路 782
- 931 カスケード電流接続線
- 932 基準電流信号線
- 941 i 電流入力端子
- 9410 電流出力端子
- 951 ベースアノード線(アノード電圧線)
- アノード配線 9 5 2
- 接続端子 9 5 3
- 接続アノード線 961
- 共通アノード線 962
- 971 コンタクトホール
- 991 ベースカソード線
- 992 入力信号線

- 接続樹脂(導電性樹脂、異方向性導電樹脂) 1001
- 1011 光吸収膜
- 樹脂ビーズ 1012
- 封止樹脂 1013
- 回路形成部 1021
- 1051 ゲート電圧線
- 電源回路 (IC) 1091
- 電源IC制御信号 1092
- 1093 ゲートドライバ回路制御信号
- 単位ゲート出力回路 1111
- 調整用トランジスタ $1\ 2\ 4\ 1$
- カット箇所 1 2 5 1
- 1 2 5 2 共通端子
- 1341 ダミートランジスタ
- 1351 トランジスタ (1単位トランジスタ)
- 1 3 5 2 サブトランジスタ
- 切り替え回路(アナログスイッチ) 1401
- フラシュメモリ(設定値記憶手段) 1491
- 1501 レーザー装置
- レーザー光 1502
- 1 5 0 3 抵抗アレイ(調整用抵抗)
- 1521 スイッチ(オンオフ手段)
- 1531 定常トランジスタ
- 1541 NAND回路
- 1601 コンデンサ
- 1611 スリープスイッチ (オンオフ制御手段、基準電流オンオフ手

WO 03/091977

23

段)

- 保護ダイオード 1671
- 1731 一致回路 (階調検出回路)
- 出力切り替え回路 1741
- 切り替えスイッチ 1742
- 1821 アノード接続端子
- コイル (トランス) 2011
- 2012 制御回路
- 2013 ダイオード
- コンデンサ 2014
- スイッチ 2021
- 2022 温度センサ
- 2041 レベルシフタ回路
- ゲートドライバ制御信号 2042
- 接着層 (接続層、熱伝導層、密着層) 2061
- シャーシ(金属シャーシ) 2062
- 凹凸 2063
- 2071 穴
- 制御電極 2 2 1 1
- 映像信号回路 2 2 1 2
- 電子放出突起 2 2 1 3
- 2214 保持回路
- オンオフ制御回路 2215
- 2 2 2 1 選択信号線
- オンオフ信号線 2 2 2 2
- 封止樹脂 2281

発明を実施するための最良の形態

本明細書において各図面は理解を容易にまたは/および作図を容易に するため、省略または/および拡大縮小した箇所がある。たとえば、図 11に図示する表示パネルの断面図では薄膜封止膜111などを十分厚 く図示している。一方、図10において、封止フタ85は薄く図示して いる。また、省略した箇所もある。たとえば、本発明の表示パネルなど では、反射防止のために円偏光板などの位相フィルムが必要である。し かし、本明細書の各図面では省略している。以上のことは以下の図面に 対しても同様である。また、同一番号または、記号等を付した箇所は同、 一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。 なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等 と組み合わせることができる。たとえば、図8の表示パネルにタッチパ ネルなどを付加し、図19、図59から図61に図示する情報表示装置 とすることができる。また、拡大レンズ582を取り付け、ビデオカメ ラ(図59など参照のこと)などに用いるビューファインダ(図58を 参照のこと)を構成することもできる。また、図4、図15、図18、 図21、図23などで説明した本発明の駆動方法は、いずれの本発明の 表示装置または表示パネルに適用することができる。

なお、本明細書では、駆動用トランジスタ11、スイッチング用トランジスタ11は薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード(TFD)、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。基板71をシリコンウエハで形成すればよい。もちろん、FET、MOS-FET、MOSトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トラ

ンジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、PLZT素子などでもよいことは言うまでもない。つまり、本発明のトランジスタ11、ゲートドライバ回路12、ソースドライバ回路14などは、これらのいずれでも使用することができる。

以下、本発明のELパネルについて図面を参照しながら説明をする。 有機EL表示パネルは、図10に示すように、画素電極としての透明電極105が形成されたガラス板71(アレイ基板)上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも1層の有機機能層(EL層)15、及び金属電極(反射膜)(カソード)106が積層されたものである。透明電極(画素電極)105である陽極(アノード)にプラス、金属電極(反射電極)106の陰極(カソード)にマイナスの電圧を加え、すなわち、透明電極105及び金属電極106間に直流を印加することにより、有機機能層(EL層)15が発光する。

金属電極106には、リチウム、銀、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなものを用いることが好ましい。特に、例えばA1-Li合金を用いることが好ましい。また、透明電極105には、ITO等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ITOはIZOなどの他の材料でもよい。この事項は他の画素電極105に対しても同様である。

なお、封止フタ85とアレイ基板71との空間には乾燥剤107を配置する。これは、有機EL膜15は湿度に弱いためである。乾燥剤107によりシール剤を浸透する水分を吸収し有機EL膜15の劣化を防止する。

図10はガラスの封止フタ85を用いて封止する構成であるが、図1

1のようにフィルム(薄膜でもよい。つまり、薄膜封止膜である)111を用いた封止であってもよい。たとえば、封止フィルム(薄膜封止膜)111としては電解コンデンサのフィルムにDLC(ダイヤモンド ライク カーボン)を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い(防湿性能が高い)。このフィルムを薄膜封止膜111として用いる。また、DLCダイヤモンド ライク カーボン)膜などを金属電極106の表面に直接蒸着する構成のものもよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。

薄膜の膜厚はn・d (nは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合(各薄膜のn・dを計算)して計算する。d は薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。)が、E L素子15の発光主波長ん以下となるようにするとよい。この条件を満足させることにより、E L素子15からの光取り出し効率が、ガラス基板で封止した場合に比較して2倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。

以上のように封止フタ85を用いず、薄膜封止膜111で封止する構成を薄膜封止と呼ぶ。基板71側から光を取り出す「下取り出し(図10を参照、光取り出し方向は図10の矢印方向である)」の場合の薄膜封止は、EL膜を形成後、EL膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は1μm以上10μm以下の厚みが適する。さらに好ましくは、膜厚は2μm以上6μm以下の厚みが適する。この緩衝膜上の封止膜74を形成する。緩衝膜がないと、応力によりEL膜の構造が崩れ、筋状に欠

陥が発生する。薄膜封止膜111は前述したように、DLC (ダイヤモンド ライク カーボン)、あるいは電界コンデンサの層構造 (誘電体 薄膜とアルミ薄膜とを交互に多層蒸着した構造)が例示される。

EL層15側から光を取り出す「上取り出し図11を参照、光取り出し方向は図11の矢印方向である」の場合の薄膜封止は、EL膜15を形成後、EL膜15上にカソード(アノード)となるAg-Mg膜を20オングストローム以上300オングストロームの膜厚で形成する。その上に、ITOなどの透明電極を形成して低抵抗化する。次にこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に薄膜封止膜11を形成する。

有機EL層15から発生した光の半分は、金属電極106で反射され、アレイ基板71と透過して出射される。しかし、金属電極106は外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板71に2/4位相板108および偏光板(偏光フィルム)109を配置している。これらは一般的に円偏光板(円偏光シート)と呼ばれる。

なお、画素が反射電極の場合はEL層15から発生した光は上方向に出射される。したがって、位相板108および偏光板109は光出射側に配置することはいうまでもない。なお、反射型画素は、画素電極105を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極105の表面に、凸部(もしくは凹凸部)を設けることで有機EL層15との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード106(アノード105)となる反射膜を透明電極に形成する、あるいは反射率を30%以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。

トランジスタ11はLDD(ロー ドーピング ドレイン)構造を採用することが好ましい。また、本明細書ではEL素子として有機EL素子(OEL、PEL、PLED、OLEDなど多種多様な略称で記述される)15を例にあげて説明するがこれに限定するものではなく、無機EL素子にも適用されることは言うまでもない。

まず、有機EL表示パネルに用いられるアクティブマトリックス方式は、特定の画素を選択し、必要な表示情報を与えられること、1フレーム期間を通じてEL素子に電流を流すことができることという2つの条件を満足させなければならない。

この2つの条件を満足させるため、図62に図示する従来の有機ELの画素構成では、第1のトランジスタ11bは画素を選択するためのスイッチング用トランジスタ、第2のトランジスタ11aはEL素子(EL膜)15に電流を供給するための駆動用トランジスタとする。

この構成を用いて階調を表示させる場合、駆動用トランジスタ11a のゲート電圧として階調に応じた電圧を印加する必要がある。したがっ て、駆動用トランジスタ11aのオン電流のばらつきがそのまま表示に 現れる。

トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が450度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±0.2V~0.5 Vの範囲でばらつきがある。そのため、駆動用トランジスタ11aを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ11の劣化によっても特性は変化する。

この現象は、低温ポリシリコン技術に限定されるものではなく、プロセス温度が450度(摂氏)以上の高温ポリシリコン技術でも、固相(CGS)成長させた半導体膜を用いてトランジスタなどを形成したものでも発生する。その他、有機トランジスタでも発生する。アモルファスシリコントランジスタでも発生する。

以下に説明する本発明は、これらの技術に対応し、対策できる構成あるいは方式である。なお、本明細書では低温ポリシリコン技術で形成したトランジスタを主として説明する。

したがって、図62のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内の抑えるというスペックを満足できない。

本発明のEL表示装置の画素構造は、具体的には図1に示すように単位画素が最低4つからなる複数のトランジスタ11ならびにEL素子により形成される。画素電極はソース信号線と重なるように構成する。つまり、ソース信号線18上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極105を形成する。このようにソース信号線18上の少なくとも1部に画素電極を重ねる構成をハイアパーチャ(HA)構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。

ゲート信号線(第1の走査線)17aをアクティブ(ON電圧を印加)とすることによりEL素子15の駆動用のトランジスタ11aおよびスイッチ用トランジスタ11cを通して、前記EL素子15に流すべき電流値をソースドライバ回路14から流す。また、トランジスタ11aのゲートとドレイン間を短絡するようにトランジスタ11bがゲート信号

線17aアクティブ(ON電圧を印加)となることにより開くと共に、トランジスタ11aのゲートとソース間に接続されたコンデンサ(キャパシタ、蓄積容量、付加容量)19にトランジスタ11aのゲート電圧(あるいはドレイン電圧)を記憶する(図3の(a)を参照のこと)。なお、コンデンサ(蓄積容量)19の大きさは、0.2pF以上2pF以下とすることがよく、中でもコンデンサ(蓄積容量)19の大きさは、0.4pF以上1.2pF以下とすることがよい。画素サイズを考慮してコンデンサ19の容量を決定する。1画素に必要な容量をCs(pF)とし、1画素が占める面積(開口率ではない)をSp(PF)とし、1画素が占める面積(開口率ではない)をSp(PF)とし、1の0/ $Sp \le Cs \le 20000/Sp$ となるようにする。なお、トランジスタのゲート容量は小さいので、ここでいうQとは、蓄積容量(コンデンサ)19単独の容量である。

ゲート信号線17aを非アクティブ(OFF電圧を印加)、ゲート信号線17bをアクティブとして、電流の流れる経路を前記第1のトランジスタ11a並びにEL素子15に接続されたトランジスタ11dならびに前記EL素子15を含む経路に切り替えて、記憶した電流を前記EL素子15に流すように動作する(図3の(b)を参照のこと)。

この回路は1 画素内に4 つのトランジスタ11を有しており、トランジスタ11a のゲートはトランジスタ11bのソースに接続されている。また、トランジスタ11bおよびトランジスタ11cのゲートはゲート信号線17aに接続されている。トランジスタ11bのドレインはトランジスタ11cのソースならびにトランジスタ11dのソースに接続され、トランジスタ11cのドレインはソース信号線18に接続されている。トランジスタ11dのゲートはゲート信号線17bに接続され、トランジスタ11dのゲレインはEL素子15のアノード電極に接続さ

れている。

なお、図1ではすべてのトランジスタはPチャンネルで構成している。 Pチャンネルは多少Nチャンネルのトランジスタに比較してモビリティ が低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、 本発明はEL素子構成をPチャンネルで構成することのみに限定するも のではない。Nチャンネルのみで構成してもよい。また、Nチャンネル とPチャンネルの両方を用いて構成してもよい。

最適には画素を構成するトランジスタ11をすべてPチャンネルで形成し、内蔵ゲートドライバ12もPチャンネルで形成することが好ましい。このようにアレイをPチャンネルのみのトランジスタで形成することにより、マスク枚数が5枚となり、低コスト化、高歩留まり化を実現できる。

以下、さらに本発明の理解を容易にするために、本発明のEL素子構成について図3を用いて説明する。本発明のEL素子構成は2つのタイミングにより制御される。第1のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ11bならびにトランジスタ11cがONすることにより、等価回路として図3の(a)となる。ここで、信号線より所定の電流Iwが書き込まれる。これによりトランジスタ11aはゲートとドレインが接続された状態となり、このトランジスタ11aとトランジスタ11cを通じて電流Iwが流れる。したがって、トランジスタ11aのゲートーソースの電圧はI1が流れるような電圧となる。

第2のタイミングはトランジスタ11aとトランジスタ11cが閉じ、トランジスタ11dが開くタイミングであり、そのときの等価回路は図3の(b)となる。トランジスタ11aのソースーゲート間の電圧は保持されたままとなる。この場合、トランジスタ11aは常に飽和領域で

動作するため、Iwの電流は一定となる。

このように動作させると、図5に図示するようになる。つまり、図5の(a)の51aは表示画面50における、ある時刻での電流プログラムされている画素(行)(書き込み画素行)を示している。この画素(行)51aは、図5の(b)に図示するように非点灯(非表示画素(行))とする。他の、画素(行)は表示画素(行)53とする(非画素53のEL素子15には電流が流れ、EL素子15が発光している)。

図1の画素構成の場合、図3の(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、I wを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は図3の(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。

このタイミングチャートを図4に図示する。なお、図4などにおいて、括弧内の添え字(たとえば、(1)など)は画素行の番号を示している。つまり、ゲート信号線17a(1)とは、画素行(1)のゲート信号線17aを示している。また、図4の上段の*H(「*」には任意の記号、数値が当てはまり、水平走査線の番号を示す)とは、水平走査期間を示している。つまり、1Hとは第1番目の水平走査期間である。なお、以上の事項は、説明を容易にするためであって、限定(1Hの番号、1H周期、画素行番号の順番など)するものではない。

図4でわかるように、各選択された画素行(選択期間は、1 Hとして

いる)において、ゲート信号線17aにオン電圧が印加されている時には、ゲート信号線17bにはオフ電圧が印加されている。また、この期間は、EL素子15には電流が流れていない(非点灯状態)。選択されていない画素行において、ゲート信号線17aにオフ電圧が印加され、ゲート信号線17bにはオン電圧が印加されている。また、この期間は、EL素子15に電流が流れている(点灯状態)。

なお、トランジスタ11aのゲートとトランジスタ11cのゲートは同一のゲート信号線11aに接続している。しかし、トランジスタ11aのゲートとトランジスタ11cのゲートとを異なるゲート信号線11に接続してもよい(図32を参照のこと)。1画素のゲート信号線は3本となる(図1の構成は2本である)。トランジスタ11bのゲートのON/OFFタイミングとトランジスタ11cのゲートのON/OFFタイミングを個別に制御することにより、トランジスタ11aのぱらつきによるEL素子15の電流値バラツキをさらに低減することができる。ゲート信号線17aとゲート信号線17bとを共通にし、トランジスタ11cと11dが異なった導電型(NチャンネルとPチャンネル)とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。

このように構成すれば本発明の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がトランジスタ11aのソース(S)ーゲート(G)間容量(コンデンサ)に記憶されない。トランジスタ11cとトランジスタ11dを異なった導電形にすることにより、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずトランジスタ11cがオフしたのちに、トランジスタ11dがオンすることが可能になる。

ただし、この場合お互いの閾値を正確にコントロールする必要があるのでプロセスの注意が必要である。なお、以上述べた回路は最低4つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにトランジスタ11eを図2に示すように、カスケード接続してトランジスタの総数が4以上になっても動作原理は同じである。このようにトランジスタ11eを加えた構成とすることにより、トランジスタ11cを介してプログラムした電流をより精度よくEL素子15に流すことができるようになる。

なお、本発明の画素構成は図1、図2の構成に限定されるものではない。たとえば、図140のように構成してもよい。図140は、図1の構成に比較してトランジスタ11dがない。替わりに切り替えスイッチ1401が形成または配置されている。図1のスイッチ11dは駆動用トランジスタ11aからEL素子15に流れる電流をオンオフ(流す、流さない)制御する機能を有する。以降の実施例でも説明をするが、本発明はこのトランジスタ11dのオンオフ制御機能が重要な構成要素である。トランジスタ11dを形成せず、オンオフ機能を実現するのが、図140の構成である。

図140において、切り替えスイッチ1401のa端子は、アノード電圧Vddに接続されている。なお、a端子に印加する電圧はアノード電圧Vddに限定されるものではなく、EL素子15に流れる電流をオフできる電圧であればいずれでもよい。

切り替えスイッチ1401のb端子は、カソード電圧(図140ではグランドと図示している)に接続されている。なお、b端子に印加する電圧はカソード電圧に限定されるものではなく、EL素子15に流れる電流をオンできる電圧であればいずれでもよい。

切り替えスイッチ1401のc端子にはEL素子15のカソード端子

が接続されている。なお、切り替えスイッチ1401はEL素子15に流れる電流をオンオフさせる機能を持つものであればいずれでもよい。したがって、図140の形成位置に限定されるものではなく、EL素子15の電流が流れる経路であればいずれでもよい。また、スイッチの機能の限定されるものでもなく、EL素子15に流れる電流をオンオフできればいずれでもよい。つまり、本発明では、EL素子15の電流経路にEL素子15に流す電流をオンオフできるスイッチング手段を具備すればいずれの画素構成でもよい。

また、オフとは完全に電流が流れない状態を意味するものではない。 E L 素子 1 5 に流れる電流を通常よりも低減できるものであればよい。 以上の事項は本発明の他の構成においても同様である。

切り替えスイッチ1401は、PチャンネルとNチャンネルのトランジスタを組み合わせることにより容易に実現できるので説明を要さないであろう。たとえば、アナログスイッチを2回路形成すればよい。もちろん、切り替えスイッチ1401はEL素子15に流れる電流をオンオフするだけであるから、PチャンネルトランジスタあるいはNチャンネルトランジスタでも形成することができることは言うまでもない。

切り替えスイッチ1401がa端子に接続されている時は、EL素子15のカソード端子にVdd電圧が印加される。したがって、駆動用トランジスタ11aのゲート端子Gがいずれの電圧保持状態であってもEL素子15には電流が流れない。したがって、EL素子15は非点灯状態となる。

切り替えスイッチ1401がb端子に接続されている時は、EL素子15のカソード端子にGND電圧が印加される。したがって、駆動用トランジスタ11aのゲート端子Gに保持された電圧状態に応じてEL素子15に電流が流れる。したがって、EL素子15は点灯状態となる。

以上のことより図140の画素構成では、駆動用トランジスタ11a とEL素子15間にはスイッチングトランジスタ11dが形成されてい ない。しかし、切り替えスイッチ1401を制御することによりEL素 子15の点灯制御を行うことができる。

図1、図2などの画素構成では、駆動用トランジスタ11 a は1 画素につき1個である。本発明はこれに限定するものではなく、駆動用トランジスタ11 a は1 画素に複数個を形成または配置してもよい。図144はその実施例である。図144では1 画素に2個の駆動用トランジスタ11 a 1、11 a 2が形成され、2個の駆動用トランジスタ11 a 1、11 a 2のゲート端子は共通のコンデンサ19に接続されている。駆動用トランジスタ11 a を複数個形成することにより、プログラムされる電流バラツキが低減するという効果がある。他の構成は、図1などと同様であるので説明を省略する。

図1、図2は駆動用トランジスタ11aが出力する電流をEL素子15に流し、前記電流を駆動用トランジスタ11aとEL素子15間に配置されたトランジスタ11dでオンオフ制御するものであった。しかし、本発明はこれに限定されるものではない。たとえば、図145の構成が例示される。

図145の実施例では、EL素子15に流す電流が駆動用トランジスタ11aで制御される。EL素子15に流れる電流をオンオフさせるのはVdd端子とEL素子15間に配置されたトランジスタ11dで制御される。したがって、本発明はトランジスタ11dの配置はどこでもよく、EL素子15に流れる電流を制御できるものであればいずれでもよい。

トランジスタ11aの特性のバラツキはトランジスタサイズに相関がある。特性バラツキを小さくするため、第1のトランジスタ11aのチ

ャンネル長が 5μ m以上 100μ m以下とすることが好ましい。さらに好ましくは、第1のトランジスタ11aのチャンネル長が 10μ m以上 50μ m以下とすることが好ましい。これは、チャンネル長 L を長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和されキンク効果が低く抑えられるためであると考えられる。

以上のように、本発明は、EL素子15に電流が流れこむ経路、またはEL素子15から電流が流れ出す経路(つまり、EL素子15の電流経路である)にEL素子15に流れる電流を制御する回路手段を構成または形成もしくは配置したものである。

なお、EL素子15に流れる電流経路を制御する構成は、図1、図140などの電流プログラム方式の画素構成に限定されるものではない。たとえば、図141の電圧プログラム方式の画素構成においても実施することができる。図141では、EL素子15と駆動用トランジスタ11a間にトランジスタ11dを配置することによりEL素子15に流れる電流を制御することができる。もちろん、図140に図示するように、切り替え回路1401を配置してもよい。

また、電流プログラム方式の1つであるカレントミラー方式であっても、図142に図示するように、駆動用トランジスタ11bとEL素子15間にスイッチング素子としてのトランジスタ11gを形成または配置することによりEL素子15に流れる電流をオンオフすることができる(制御することができる)。もちろん、トランジスタ11gは図140の切り替えスイッチ1401に置き換えても良い。

なお、図142のスイッチングトランジスタ11d、11cは1本の ゲート信号線17aに接続されているが、図143に図示するように、 トランジスタ11cはゲート信号線17a1で制御し、トランジスタ1 1dはゲート信号線17a2で制御するように構成してもよい。図14 3の構成の方が、画素16の制御の汎用性が高くなる。

また、図42の(a)に図示するように、トランジスタ11b、11cなどはNチャンネルトランジスタで形成してもよい。また、図42の(b)に図示するようにトランジスタ11c、11dなどはPチャンネルトランジスタで形成してもよい。

本特許の発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために4トランジスタ以上が必要である。これらのトランジスタ特性により、回路定数を決定する場合、4つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と、垂直方向では移動度、閾値のあたいの平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一であるほうが望ましい。

また、蓄積容量19の容量値をCs、第2のトランジスタ11bのオフ電流値をIoffとした場合、次式を満足させることが好ましい。

3 < C s / I o f f < 24

さらに好ましくは、次式を満足させることが好ましい。

6 < C s / I o f f < 1 8

トランジスタ11bのオフ電流を5pA以下とすることにより、ELを流れる電流値の変化を2%以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲートーソース間(コンデンサの両端)に貯えられた電荷を1フィールド間保持できないためである。したがって、コンデンサ19の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間

の電流値の変動を2%以下に抑えることができる。

また、アクティブマトリックスを構成するトランジスタがpーチャンネルポリシリコン薄膜トランジスタに構成され、トランジスタ11bがデュアルゲート以上であるマルチゲート構造とすることが好ましい。トランジスタ11bは、トランジスタ11aのソースードレイン間のスイッチとして作用するため、できるだけON/OFF比の高い特性が要求される。トランジスタ11bのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりON/OFF比の高い特性を実現できる。

画素16のトランジスタ11を構成する半導体膜は、低温ポリシリコン技術において、レーザーアニールにより形成するのが一般的である。このレーザーアニールの条件のバラツキがトランジスタ11特性のバラツキとなる。しかし、1画素16内のトランジスタ11の特性が一致していれば、図1などの電流プログラムを行う方式では、所定の電流がEL素子15に流れるように駆動することができる。この点は、電圧プログラムにない利点である。レーザーとしてはエキシマレーザーを用いることが好ましい。

なお、本発明において、半導体膜の形成は、レーザーアニール方法に限定するものではなく、熱アニール方法、固相(CGS)成長による方法でもよい。その他、低温ポリシリコン技術に限定するものではなく、高温ポリシリコン技術を用いても良いことはいうまでもない。

この課題に対して、本発明では図7に示すように、アニールの時のレーザー照射スポット(レーザー照射範囲)72をソース信号線18に平行に照射する。また、1画素列に一致するようにレーザー照射スポット72を移動させる。もちろん、1画素列に限定するものではなく、たとえば、図72のRGBを1画素16という単位でレーザーを照射しても

よい (この場合は、3 画素列ということになる)。また、複数の画素に同時に照射してもよい。また、レーザーの照射範囲の移動がオーバーラップしてもよいことは言うまでもない (通常、移動するレーザー光の照射範囲はオーバーラップするのが普通である)。

画素はRGBの3画素で正方形の形状となるように作製されている。したがって、R、G、Bの各画素は縦長の画素形状となる。したがって、レーザー照射スポット72を縦長にしてアニールすることにより、1画素内ではトランジスタ11の特性バラツキが発生しないようにすることができる。また、1つのソース信号線18に接続されたトランジスタ11の特性(モビリティ、Vt、S値など)を均一にすることができる(つまり、隣接したソース信号線18のトランジスタ11とは特性が異なる場合があるが、1つのソース信号線に接続されたトランジスタ11の特性はぼ等しくすることができる)。

図7の構成では、レーザー照射スポット72の長さの範囲内に3つのパネルが縦に配置されるように形成されている。レーザー照射スポット72を照射するアニール装置はガラス基板74の位置決めマーカー73a、73bを認識(パターン認識による自動位置決め)してレーザー照射スポット72を移動させる。位置決めマーカー73の認識はパターン認識装置で行う。アニール装置(図示せず)は位置決めマーカー73を認識し、画素列の位置をわりだす(レーザー照射範囲72がソース信号線18と平行になるようにする)。画素列位置に重なるようにレーザー照射スポット72を照射してアニールを順次行う。

図7で説明したレーザーアニール方法(ソース信号線18に平行にライン状のレーザースポットを照射する方式)は、有機EL表示パネルの電流プログラム方式の時に特に採用することが好ましい。なぜならば、ソース信号線に平行方向にトランジスタ11の特性が一致しているため

WO 03/091977 PCT/JP03/02535

である(縦方向に隣接した画素トランジスタの特性が近似している)。 そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電 流書き込み不足が発生しにくい。

たとえば、白ラスター表示であれば、隣接した各画素のトランジスタ 11 a に流す電流はほぼ同一のため、ソースドライバIC14から出力 する電流振幅の変化が少ない。もし、図1のトランジスタ11 a の特性 が同一であり、各画素に電流プログラムする電流値が画素列で等しいのであれば、電流プログラム時のソース信号線18の電位は一定である。したがって、ソース信号線18の電位変動は発生しない。1つのソース 信号線18に接続されたトランジスタ11 a の特性がほぼ同一であれば、ソース信号線18の電位変動は小さいことになる。このことは、図38 などの他の電流プログラム方式の画素構成でも同一である(つまり、図7の製造方法を適用することが好ましい)。

また、図27、図30などで説明する複数の画素行を同時書き込みする方式で均一が画像表示(主としてトランジスタ特性のばらつきに起因する表示ムラが発生しにくいからである)を実現できる。図27などは複数画素行同時に選択するから、隣接した画素行のトランジスタが均一であれば、縦方向のトランジスタ特性ムラはソースドライバ回路14で吸収できる。

なお、図7では、ソースドライバ回路14は、ICチップを積載するように図示しているが、これに限定するものではなく、ソースドライバ回路14を画素16と同一プロセスで形成してもよいことは言うまでもない。

本発明では特に、駆動用トランジスタ11bの閾電圧Vth2が画素 内で対応する駆動用トランジスタ11aの閾電圧Vth1より低くなら ない様に設定している。例えば、トランジスタ11bのゲート長L2を トランジスタ11aのゲート長L1よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Vth2がVth1よりも低くならない様にする。これにより、微少な電流リークを抑制することが可能である。

なお、以上の事項は、図38に図示するカレントミラーの画素構成にも適用できる。図38では、信号電流が流れる駆動用トランジスタ11a、EL素子15等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタ11bの他、ゲート信号線17a1の制御によって画素回路とデータ線dataとを接続もしくは遮断する取込用トランジスタ11c、ゲート信号線17a2の制御によって書き込み期間中にトランジスタ11aのゲート・ドレインを短絡するスイッチ用トランジスタ11d、トランジスタ11aのゲートーソース間電圧を書き込み終了後も保持するための容量C19および発光素子としてのEL素子15などから構成される。

図38でトランジスタ11c、11dはNチャンネルトランジスタ、その他のトランジスタはPチャンネルトランジスタで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Csは、その一方の端子をトランジスタ11aのゲートに接続され、他方の端子はVdd(電源電位)に接続されているが、Vddに限らず任意の一定電位でも良い。EL素子15のカソード(陰極)は接地電位に接続されている。

次に、本発明のE L表示パネルあるいはE L表示装置について説明をする。図 6 はE L表示装置の回路を中心とした説明図である。画素 1 6 がマトリックス状に配置または形成されている。各画素 1 6 には各画素の電流プログラムを行う電流を出力するソースドライバ回路 1 4 が接続されている。ソースドライバ回路 1 4 の出力段は映像信号のビット数に

対応したカレントミラー回路が形成されている(後に説明する)。たとえば、64階調であれば、63個のカレントミラー回路が各ソース信号線に形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線18に印加できるように構成されている(図64を参照のこと)。

なお、1つのカレントミラー回路の最小出力電流は10 n A以上50 n Aにしている。特にカレントミラー回路の最小出力電流は15 n A以上35 n Aにすることがよい。ソースドライバIC14内のカレントミラー回路を構成するトランジスタの精度を確保するためである。

また、ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。ソース信号線18の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧(電流)出力値は、R、G、Bで独立に設定できるように構成することが好ましい。EL素子15の閾値がRGBで異なるからである(プリチャージ回路については図70、図173およびその説明を参照のこと)。

有機EL素子は大きな温度依存性特性(温特)があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を調整する(変化させる)。

本発明において、ソースドライバ14は半導体シリコンチップで形成し、ガラスオンチップ(COG)技術で基板71のソース信号線18の端子と接続されている。ソースドライバ14の実装は、COG技術に限定するものではなく、チップオンフィルム(COF)技術に前述のソースドライバIC14などを積載し、表示パネルの信号線と接続した構成

としてもよい。また、ドライブICは電源IC82を別途作製し、3チップ構成としてもよい。

ソースドライバIC14の実装前にパネル検査を行う。検査はソース信号線18に定電流を印加することにより行う。定電流の印加は、図227に図示するように、ソース信号線18端に形成されたパッド1522から引き出し線2271を形成し、その端に検査パッド2272を形成する。検査パッド2272を形成することのよりパッド1522を用いることなく検査を実施できる。ソースドライバIC14は基板71に実装後、図228に図示するように、IC14の周辺部を封止樹脂2281で封止する。

一方、ゲートドライバ回路12は低温ポリシリコン技術で形成している。つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ回路14に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリ技術で形成しても容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ12をシリコンチップで形成し、COG技術などを用いて基板71上に実装してもよいことは言うまでもない。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成(有機トランジスタ)してもよい。

ゲートドライバ12はゲート信号線17a用のシフトレジスタ回路6 1aと、ゲート信号線17b用のシフトレジスタ回路61bとを内蔵する。各シフトレジスタ回路61は正相と負相のクロック信号(CLKxP、CLKxN)、スタートパルス(STx)で制御される(図6を参照のこと)。その他、ゲート信号線の出力、非出力を制御するイネーブル (ENABL) 信号、シフト方向を上下逆転するアップダウン(UP DWM) 信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールIC81からの制御信号で制御される(図8、図208を参照のこと)。また、外部データのレベルシフトを行うレベルシフト回路を内蔵する。

シフトレジスタ回路 6 1 のバッファ容量は小さいため、直接にはゲート信号線 1 7 を駆動することができない。そのため、シフトレジスタ回路 6 1 の出力とゲート信号線 1 7 を駆動する出力ゲート 6 3 間には少なくとも 2 つ以上のインバータ回路 6 2 が形成されている(図 2 0 4 を参照のこと)。

ソースドライバ14を低温ポリシリなどのポリシリ技術で基板71上に直接形成する場合も同様であり、ソース信号線18を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ回路14のシフトレジスタ間には複数のインバータ回路が形成される。以下の事項(シフトレジスタの出力と、信号線を駆動する出力段(出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項)は、ソースドライブおよびゲートドライブ回路に共通の事項である。

たとえば、図6ではソースドライバ14の出力が直接ソース信号線18に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲートなどのアナログスイッチのゲートに接続されている。

インバータ回路62はPチャンネルのMOSトランジスタとNチャンネルのMOSトランジスタから構成される。先にも説明したようにゲート

ドライバ回路12のシフトレジスタ回路61の出力端にはインバータ回路62が多段に接続されており、その最終出力が出力ゲート回路63に接続されている。なお、インバータ回路62はPチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。

図8は本発明の表示装置の信号、電圧の供給の構成図あるいは表示装置の構成図である。コントロールIC81からソースドライバ回路14 aに供給する信号(電源配線、データ配線など)はフレキシブル基板8 4を介して供給する。

図8ではゲートドライバ12の制御信号はコントロールICで発生させ、ソースドライバ14で、レベルシフトを行った後、ゲートドライバ12に印加している。ソースドライバ14の駆動電圧は4~8(V)であるから、コントロールIC81から出力された3.3(V)振幅の制御信号を、ゲートドライバ12が受け取れる5(V)振幅に変換することができる。

なお、図8などにおいて14をソースドライバと記載したが、単なるドライバだけでなく、電源回路、バッファ回路(シフトレジスタなどの回路を含む)、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。なお、図8などで説明する構成にあっても、図9などで説明する3辺フリー構成あるいは構成、駆動方式などを適用できることはいうまでもない。

表示パネルを携帯電話などの情報表示装置に使用する場合、図9に示すように、ソースドライバIC(回路)14、ゲートドライバIC(回路)12は、表示パネルの一辺に実装(形成)することが好ましい(なお、このように一辺にドライバIC(回路)を実装(形成)する形態を3辺フリー構成(構造)と呼ぶ。従来は、表示領域のX辺にゲートドラ

イバIC12が実装され、Y辺にソースドライバIC14が実装されていた)。画面50の中心線が表示装置の中心になるように設計し易く、また、ドライバICの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などで3辺フリーの構成で作製してもよい(つまり、図9のソースドライバ回路14とゲートドライバ回路12のうち、少なくとも一方をポリシリコン技術で基板71に直接形成する)。

なお、3辺フリー構成とは、基板71に直接ICを積載あるいは形成した構成だけでなく、ソースドライバIC(回路)14、ゲートドライバIC(回路)12などを取り付けたフィルム(TCP、TAB技術など)を基板71の一辺(もしくはほぼ一辺)にはりつけた構成も含む。つまり、2辺にICが実装あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。

図9のようにゲートドライバ回路12をソースドライバ回路14の横 に配置すると、ゲート信号線17は辺Cにそって形成する必要がある。

なお、図9などにおいて太い実線で図示した箇所はゲート信号線17が並列して形成した箇所を示している。したがって、bの部分(画面下部)は走査信号線の本数分のゲート信号線17が並列して形成され、aの部分(画面上部)はゲート信号線17が1本形成されている。

C辺に形成するゲート信号線17のピッチは 5μ m以上 12μ m以下にする。 5μ m未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまう。実験によれば 7μ 以下で寄生容量の影響が顕著に発生する。さらに 5μ m未満では表示画面にビート状などの画像ノイズが激しく発生する。特にノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、低減 12μ mを越えると表示パネルの額縁幅Dが大きくなりすぎ実用的でない。

前述の画像ノイズを低減するためには、ゲート信号線17を形成した 部分の下層あるいは上層に、グラントパターン(一定電圧に電圧固定あ るいは全体として安定した電位に設定されている導電パターン)を配置 することにより低減できる。また、別途設けたシールド板(シールド箔 (一定電圧に電圧固定あるいは全体として安定した電位に設定されてい る導電パターン))をゲート信号線17上に配置すればよい。

図9のC辺のゲート信号線17はITO電極で形成してもよいが、低抵抗化するため、ITOと金属薄膜とを積層して形成することが好ましい。また、金属膜で形成することが好ましい。ITOと積層する場合は、ITO上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはITO上にクロム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施例でも同様である。

なお、図9などにおいて、ゲート信号線17などは表示領域の片側に配置するとしたがこれに限定するものではなく、両方に配置してもよい。たとえば、ゲート信号線17aを表示画面50の右側に配置(形成)し、ゲート信号線17bを表示画面50の左側に配置(形成)してもよい。以上の事項は他の実施例でも同様である。

また、ソースドライバIC14とゲートドライバIC12とを1チップ化してもよい。1チップ化すれば、表示パネルへのICチップの実装が1個で済む。したがって、実装コストも低減できる。また、1チップドライバIC内で使用する各種電圧も同時に発生することができる。

なお、ソースドライバIC14、ゲートドライバIC12はシリコンなどの半導体ウエハで作製し、表示パネルに実装するとしたがこれに限定するものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル82に直接形成してもよいことは言うまでもない。

なお、画素は、R、G、Bの3原色としたがこれに限定するものではなく、シアン、イエロー、マゼンダの3色でもよい。また、Bとイエローの2色でもよい。もちろん、単色でもよい。また、R、G、B、シアン、イエロー、マゼンダの6色でもよい。R、G、B、シアン、マゼンダの5色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し良好な表示を実現できる。以上のように本発明のEL表示装置は、RGBの3原色でカラー表示を行うものに限定されるものではない。

有機EL表示パネルのカラー化には主に三つの方式があり、色変換方式はこのうちの一つである。発光層として青色のみの単層を形成すればよく、フルカラー化に必要な残りの緑色と赤色は、青色光から色変換によって作り出す。したがって、RGBの各層を塗り分ける必要がない、RGBの各色の有機EL材料をそろえる必要がないという利点がある。色変換方式は、塗り分け方式のようは歩留まり低下がない。本発明のEL表示パネルなどはこのいずれの方式でも適用される。

また、3原色の他に、白色発光の画素を形成してもよい。白色発光の画素はR、G、B発光の構造を積層することにより作製(形成または構成)することにより実現できる。1組の画素は、RGBの3原色と、白色発光の画素16Wからなる。白色発光の画素を形成することにより、白色のピーク輝度が表現しやすくなる。したがって、輝き感のある画像表示実現できる。

RGBなどの3原色を1組の画素とする場合であっても、各色の画素電極の面積は異ならせることが好ましい。もちろん、各色の発光効率がバランスよく、色純度もバランスがよければ、同一面積でもかまわない。しかし、1つまたは複数の色のバランスが悪ければ、画素電極(発光面積)を調整することが好ましい。各色の電極面積は電流密度を基準に決定すればよい。つまり、色温度が7000K(ケルビン)以上1200

○ K以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の 差が±30%以内となるようにする。さらに好ましくは±15%以内と なるようにする。たとえば、電流密度が100A/平方メーターとすれ ば、3原色がいずれも70A/平方メーター以上130A/平方メータ ー以下となるようにする。さらに好ましくは、3原色がいずれも85A /平方メーター以上115A/平方メーター以下となるようにする。

有機EL素子15は自己発光素子である。この発光による光がスイッチング素子としてのトランジスタに入射するとホトコンダクタ現象(ホトコン)が発生する。ホトコンとは、光励起によりトランジスタなどのスイッチング素子のオフ時でのリーク(オフリーク)が増える現象を言う。

この課題に対処するため、本発明ではゲートドライバ12(場合によってはソースドライバ14)の下層、画素トランジスタ11の下層の遮光膜を形成している。遮光膜はクロムなどの金属薄膜で形成し、その膜厚は50nm以上150nm以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のトランジスタ11A1のパターニングが困難になる。

ドライバ回路12などは裏面だけでなく、表面からの光の進入も抑制 するべきである。ホトコンの影響により誤動作するからである。したが って、本発明では、カソード電極が金属膜の場合は、ドライバ12など の表面にもカソード電極を形成し、この電極を遮光膜として用いている。

しかし、ドライバ12の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではドライバ回路12などの上に少なくとも1層、好ましくは複数層の有機EL膜を画素電極上の有機EL膜形成と同時に形成する。

画素の1つ以上のトランジスタ11の端子間あるいはトランジスタ11と信号線とが短絡すると、EL素子15が常時、点灯する輝点となる場合がある。この輝点は視覚的にめだつので黒点化(非点灯)する必要がある。輝点に対しては、該当画素16を検出し、コンデンサ19にレーザー光を照射してコンデンサの端子間を短絡させる。したがって、コンデンサ19には電荷を保持できなくなるので、トランジスタ11aは電流を流さなくすることができる。レーザー光を照射する位置にあたるカソード膜を除去しておくことが望ましい。レーザー照射により、コンデンサ19の端子電極とカソード膜とがショートすることを防止するためである。

画素16のトランジスタ11の欠陥は、ソースドライバIC14などにも影響を与える。例えば、図56では駆動用トランジスタ11aにソースードレイン(SD)ショート562が発生していると、パネルのVdd電圧がソースドライバIC14に印加される。したがって、ソースドライバIC14の電源電圧は、パネルの電源電圧Vddと同一かもしくは高くしておくことが好ましい。なお、ソースドライバICで使用する基準電流は電子ボリウム561で調整できるように構成しておくことが好ましい(図148を参照のこと)。

トランジスタ11aにSDショート562が発生していると、EL素子15に過大な電流が流れる。つまり、EL素子15が常時点灯状態(輝点)となる。輝点は欠陥として目立ちやすい。たとえば、図56において、トランジスタ11aのソースードレイン(SD)ショートが発生していると、トランジスタ11aのゲート(G)端子電位の大小に関わらず、Vdd電圧からEL素子15に電流が常時流れる(トランジスタ11dがオンの時)。したがって、輝点となる。

一方、トランジスタ11aにSDショートが発生していると、トラン

ジスタ11cがオン状態の時、Vdd電圧がソース信号線18に印加されソースドライバ14にVdd電圧が印加される。もし、ソースドライバ14の電源電圧がVdd以下であれば、耐圧を越えて、ソースドライバ14が破壊される恐れがある。そのため、ソースドライバ14の電源電圧はVdd電圧(パネルの高い方の電圧)以上にすることが好ましい。

トランジスタ11aのSDショートなどは、点欠陥にとどまらず、パネルのソースドライバ回路の破壊につながる恐れがあり、また、輝点は目立つためパネルとしては不良となる。したがって、トランジスタ11aとEL素子15間を接続する配線を切断し、輝点を黒点欠陥にする必要がある。この切断には、レーザー光などの光学手段を用いて切断することがよい。

以下、本発明の駆動方法について説明をする。図1に示すように、ゲート信号線17aは行選択期間に導通状態(ここでは図1のトランジスタ11がpチャネルトランジスタであるためローレベルで導通となる)となり、ゲート信号線17bは非選択期間時に導通状態とする。

ソース信号線18には寄生容量(図示せず)が存在する。寄生容量は、 ソース信号線18とゲート信号線17とのクロス部の容量、トランジス タ11b、11cのチャンネル容量などにより発生する。

ソース信号線180電流値変化に要する時間 t は浮遊容量の大きさを C、ソース信号線の電圧をV、ソース信号線に流れる電流をI とすると $t = C \cdot V / I$ であるため電流値を10 倍大きくできることは電流値変化に要する時間が10分の1 近くまで短くできる、またはソース信号線 180寄生容量が106になっても所定の電流値に変化できるということを示す。従って、短い水平走査期間内に所定の電流値を書きこむため には電流値を増加させることが有効である。

入力電流を10倍にすると出力電流も10倍となり、ELの輝度が1

WO 03/091977 PCT/JP03/02535

53

0倍となるため所定の輝度を得るために、図1のトランジスタ17dの 導通期間を従来の10分の1とし、発光期間を10分の1とすることで、 所定輝度を表示するようにした。なお、10倍を例示して説明している のは理解を容易にするためである。10倍に限定するものでないことは 言うまでもない。

つまり、ソース信号線18の寄生容量の充放電を十分に行い、所定の電流値を画素16のトランジスタ11aにプログラムするためには、ソースドライバ14から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線18に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がEL素子15に流れる。たとえば、10倍の電流でプログラムすれば、当然、10倍の電流がEL素子15に流れ、EL素子15は10倍の輝度で発光する。所定の発光輝度にするためには、EL素子15に流れる時間を1/10にすればよい。このように駆動することにより、ソース信号線18の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。

なお、10倍の電流値を画素のトランジスタ11a(正確にはコンデンサ19の端子電圧を設定している)に書き込み、EL素子15のオン時間を1/10にするとしたがこれは一例である。場合によっては、10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/5にしてもよい。逆に10倍の電流値を画素のトランジスタ11aに書き込み、EL素子15のオン時間を1/2倍にする場合もあるであろう。

本発明は、画素への書き込み電流を所定値以外の値にし、E L 素子15に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、N倍の電流値を画素のトランジスタ11に書き込み、E L 素子15のオン時間を1/N倍にするとして説明する。

白ラスター表示において、表示画面50の1フィールド(フレーム) 期間の平均輝度をB0と仮定する。この時、各画素16の輝度B1が平 均輝度B0よりも高くなるように電流(電圧)プログラムを行う駆動方 法である。かつ、少なくとも1フィールド(フレーム)期間において、 非表示領域53が発生するようにする駆動方法である。したがって、本 発明の駆動方法では、1フィールド(フレーム)期間の平均輝度はB1 よりも低くなる。

なお、間欠する間隔(非表示領域52/非表示領域53)は等間隔に限定するものではない。たとえば、ランダムでもよい(全体として、表示期間もしくは非表示期間が所定値(一定割合)となればよい)。また、RGBで異なっていてもよい。つまり、白(ホワイト)バランスが最適になるように、R、G、B表示期間もしくは非表示期間が所定値(一定割合)となるように調整(設定)すればよい。

本発明の駆動方法の説明を容易にするため、1/Nとは、1F(1フィールドまたは1フレーム)を基準にしてこの1Fを1/Nにするとして説明する。しかし、1画素行が選択され、電流値がプログラムされる時間(通常、1水平走査期間(1H))があるし、また、走査状態によっては誤差も生じることは言うまでもない。

たとえば、N=10倍の電流で画素 16に電流プログラムし、1/5の期間の間、E L素子 15 を点灯させてもよい。E L素子 15 は、10 /5=2 倍の輝度で点灯する。N=2 倍の電流で画素 16 に電流プログラムし、1/4 の期間の間、E L素子 15 を点灯させてもよい。E L素子 15 は、2/4=0. 5 倍の輝度で点灯する。つまり、本発明は、N

=1倍でない電流でプログラムし、かつ、常時点灯(1/1、つまり、間欠表示でない)状態以外の表示を実施するものである。また、EL素子15に供給する電流を1フレーム(あるいは1フィールド)の期間において、少なくとも1回、オフする駆動方式である。また、所定値よりも大きな電流で画素16にプログラムし、少なくとも、間欠表示を実施する駆動方式である。

有機 (無機) E L表示装置は、CRTのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、E L表示装置では、1 F (1フィールドあるいは1フレーム)の期間の間は、画素に書き込んだ電流(電圧)を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。

本発明では、1 F/Nの期間の間だけ、E L素子1 5 に電流を流し、他の期間(1 F(N-1) /N)は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では1 F ごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に間欠表示状態となる。動画データ表示を、間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、C R T に近い動画表示を実現することができる。

本発明の駆動方法では、間欠表示を実現する。しかし、間欠表示は、トランジスタ11dを1H周期でオンオフ制御するだけでよい。したがって、回路のメインクロックは従来と変わらないため、回路の消費電力が増加することもない。液晶表示パネルでは、間欠表示を実現するために画像メモリが必要である。本発明は、画像データは各画素16に保持されている。したがって、間欠表示を実施するための画像メモリは不要である。

本発明はスイッチングのトランジスタ11d、あるいはトランジスタ11eなどをオンオフさせるだけでEL素子15に流す電流を制御する。つまり、EL素子15に流れる電流Iwをオフしても、画像データはそのままコンデンサ19の保持されている。したがって、次のタイミングでトランジスタ11dなどをオンさせ、EL素子15に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入(黒表示などの間欠表示)を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機EL素子15は電流を印加してから発光するまでの時間が短く、高速に応答する。そのため、動画表示に適し、さらに間欠表示を実施することにより従来のデータ保持型の表示パネル(液晶表示パネル、EL表示パネルなど)の問題である動画表示の問題を解決できる。

さらに、大型の表示装置でソース信号線18の配線長が長くなり、ソース信号線18の寄生容量が大きくなる場合は、N値を大きくすることにより対応できる。ソース信号線18に印加するプログラム電流値をN倍にした場合、ゲート信号線17b(トランジスタ11d)の導通期間を1F/Nとすればよい。これによりテレビ、モニターなどの大型表示装置などにも適用が可能である。

また、ソースドライバ回路14の出力段は定電流回路704(図70 を参照のこと)で構成されている。定電流回路であるから、液晶表示パネルのソースドライバ回路のように、表示パネルの大きさに応じて出力 段のバッファサイズを変化させる必要はない。

以下、図面を参照しながら、本発明の駆動方法についてさらに詳しく 説明をする。ソース信号線18の寄生容量は、隣接したソース信号線1 8間の結合容量、ソースドライブIC(回路)14のバッファ出力容量、 ゲート信号線17とソース信号線18とのクロス容量などにより発生する。この寄生容量は通常10pF以上となる。電圧駆動の場合は、ソースドライバIC14からは低インピーダンスで電圧がソース信号線18に印加されるため、寄生容量が多少大きくとも駆動では問題とならない。

しかし、電流駆動では特に黒レベルの画像表示では20 n A以下の微小電流で画素のコンデンサ19をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、1 画素行にプログラムする時間(通常、1 H以内、ただし、2 画素行を同時に書き込む場合もあるので1 H以内に限定されるものではない。)内に寄生容量を充放電することができない。1 H期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。

図1の画素構成の場合、図3の(a)に示すように、電流プログラム時は、プログラム電流 I wがソース信号線18に流れる。この電流 I wがトランジスタ11aを流れ、I wを流す電流が保持されるように、コンデンサ19に電圧設定(プログラム)される。このとき、トランジスタ11dはオープン状態(オフ状態)である。

次に、EL素子15に電流を流す期間は図3の(b)のように、トランジスタ11c、11bがオフし、トランジスタ11dが動作する。つまり、ゲート信号線17aにオフ電圧(Vgh)が印加され、トランジスタ11b、11cがオフする。一方、ゲート信号線17bにオン電圧(Vgl)が印加され、トランジスタ11dがオンする。

そこで、トランジスタ11dを本来オンする時間(約1F)の1/Nの期間だけオンさせ、他の期間(N-1)/N期間はオフさせれば、1F全体の平均輝度は所定の輝度となる。この表示状態は、CRTが電子銃で画面を走査しているのと近似する。異なる点は、画面全体の1/N(全画面を1とする)が点灯している点である(CRTでは、点灯している範囲は1画素行(厳密には1画素である)。

本発明では、この1 F / Nの画像表示領域53が図13の(b)に示すように画面50の上から下に移動する。本発明では、1 F / Nの期間の間だけ、E L素子15に電流が流れ、他の期間(1 F・(N-1)/N)は電流が流れない。したがって、各画素16は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。

なお、図13に図示するように、書き込み画素行51aは非点灯表示52aとする。しかし、これは、図1、図2などの画素構成の場合である。図38などで図示するカレントミラーの画素構成では、書き込み画素行51aは点灯状態としてもよい。しかし、本明細書では、説明を容易にするため、主として、図1の画素構成を例示して説明をする。また、図13、図16などの所定駆動電流Iwよりも大きい電流でプログラムし、間欠駆動する駆動方法をN倍パルス駆動と呼ぶ。

この表示状態では1Fごとに画像データ表示、黒表示(非点灯)が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示)状態となる。液晶表示パネル(本発明以外のEL表示パネル)では、1Fの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ボケとなっていた(画像の輪郭ボケ)。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現で

きる。つまり、CRTに近い動画表示を実現することができる。

なお、図13に図示するように、駆動するためには、画素16の電流 プログラム期間(図1の画素構成においては、ゲート信号線17aのオ ン電圧Vg1が印加されている期間)と、EL素子15をオフまたはオ ン制御している期間(図1の画素構成においては、ゲート信号線17b のオン電圧Vg1またはオフ電圧Vghが印加されている期間)とを独 立に制御できる必要がある。したがって、ゲート信号線17aとゲート 信号線17bは分離されている必要がある。

たとえば、ゲートドライバ回路12から画素16に配線されたゲート信号線17が1本である場合、ゲート信号線17に印加されたロジック (VghまたはVg1)をトランジスタ11bに印加し、ゲート信号線17に印加されたロジックをインバータで変換して(VglまたはVgh)して、トランジスタ11dに印加するという構成では、本発明の駆動方法は実施できない。したがって、本発明では、ゲート信号線17aを操作するゲートドライバ回路12aと、ゲート信号線17bを操作するゲートドライバ回路12aと、ゲート信号線17bを操作するゲートドライバ回路12bが必要となる。

また、本発明の駆動方法は、図1の画素構成においても、電流プログラム期間 (1H) 以外の期間においても、非点灯表示にする駆動方法である。

図13の駆動方法のタイミングチャートを図14に図示する。なお、本発明などにおいて、特に断りがない時の画素構成は図1であるとする。図14でわかるように、各選択された画素行(選択期間は、1Hとしている)において、ゲート信号線17aにオン電圧(Vgl)が印加されている時(図14の(a)を参照)には、ゲート信号線17bにはオフ電圧(Vgh)が印加されている(図14の(b)を参照)。また、この期間は、EL素子15には電流が流れていない(非点灯状態)。選択

されていない画素行において、ゲート信号線17aにオフ電圧(Vgh)が印加され、ゲート信号線17bにはオン電圧(Vg1)が印加されている。また、この期間は、EL素子15に電流が流れている(点灯状態)。また、点灯状態では、EL素子15は所定のN倍の輝度($N\cdot B$)で点灯し、その点灯期間は1F/Nである。したがって、1Fを平均した表示パネルの表示輝度は、($N\cdot B$) × (1/N) = B (所定輝度)となる。

図15は、図14の動作を各画素行に適用した実施例である。ゲート信号線17に印加する電圧波形を示している。電圧波形はオフ電圧をVgh $(H \nu \sim \nu)$ とし、オン電圧をVgl $(L \nu \sim \nu)$ としている。(1)(2)などの添え字は選択している画素行番号を示している。

図15において、ゲート信号線17a(1)が選択され(Vg1電圧)、 選択された画素行のトランジスタ11aからソースドライバ回路14に 向かってソース信号線18にプログラム電流が流れる。このプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。 もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。)である。したがって、コンデンサ19には10倍に電流がトランジスタ11aに流れるようにプログラムされる。画素行(1)が選択されている時は、図1の画素構成では ゲート信号線17b(1)はオフ電圧(Vgh)が印加され、EL素子15には電流が流れない。

1 H後には、ゲート信号線 1 7 a (2) が選択され(V g 1 電圧)、選択された画素行のトランジスタ 1 1 a からソースドライバ回路 1 4 に向かってソース信号線 1 8 にプログラム電流が流れる。このプログラム電流は所定値のN倍(説明を容易にするため、N=1 0 として説明する)である。したがって、コンデンサ 1 9 には 1 0 倍に電流がトランジスタ

11 a に流れるようにプログラムされる。画素行(2)が選択されている時は、図1の画素構成ではゲート信号線17b(2)はオフ電圧(Vgh)が印加され、E L素子15には電流が流れない。しかし、先の画素行(1)のゲート信号線17a(1)にはオフ電圧(Vgh)が印加され、ゲート信号線17b(1)にはオン電圧(Vgl)が印加されるため、点灯状態となっている。

次の1 H後には、ゲート信号線1 7 a (3) が選択され、ゲート信号線1 7 b (3) はオフ電圧 (V g h) が印加され、画素行 (3) のE L 素子 1 5 には電流が流れない。しかし、先の画素行 (1) (2) のゲート信号線1 7 a (1) (2) にはオフ電圧 (V g h) が印加され、ゲート信号線1 7 b (1) (2) にはオン電圧 (V g l) が印加されるため、点灯状態となっている。

以上の動作を1Hの同期信号に同期して画像を表示していく。しかし、図15の駆動方式では、EL素子15には10倍の電流が流れる。したがって、表示画面50は約10倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を1/10にしておけばよいことは言うまでもない。しかし、1/10の電流であれば寄生容量などにより書き込み不足が発生するため、高い電流でプログラムし、非点灯領域52の挿入により所定の輝度を得るのは本発明の基本的な主旨である。

なお、本発明の駆動方法において、所定電流よりも高い電流がEL素子15に流れるようにし、ソース信号線18の寄生容量を十分に充放電するという概念である。つまり、EL素子15にN倍の電流を流さなくともよい。たとえば、EL素子15に並列に電流経路を形成し(ダミーのEL素子を形成し、このEL素子は遮光膜を形成して発光させないなど)、ダミーEL素子とEL素子15に分流して電流を流しても良い。

たとえば、信号電流が 0.2μ Aのとき、プログラム電流を 2.2μ Aとして、トランジスタ11aには 2.2μ Aを流す。この電流のうち、信号電流 0.2μ AをEL素子15に流して、 2μ AをダミーのEL素子に流すなどの方式が例示される。つまり、図27のダミー画素行281を常時選択状態にする。なお、ダミー画素行は発光させないか、もしくは、遮光膜などを形成し、発光していても視覚的に見えないように構成する。

以上のように構成することにより、ソース信号線18に流す電流をN倍に増加させることにより、駆動用トランジスタ11aにN倍の電流が流れるようにプログラムすることができ、かつ、電流EL素子15には、N倍よりは十分小さい電流を流すことができることになる。以上の方法では、図5に図示するように、非点灯領域52を設けることなく、全表示画面50を画像表示領域53とすることができる。

図13の(a)は表示画面50への書き込み状態を図示している。図13の(a)において、51aは書き込み画素行である。ソースドライバIC14から各ソース信号線18にプログラム電流が供給される。なお、図13などでは1H期間に書き込む画素行は1行である。しかし、何ら1Hに限定するものではなく、0.5H期間でも、2H期間でもよい。また、ソース信号線18にプログラム電流を書き込むとしたが、本発明は電流プログラム方式に限定するものではなく、ソース信号線18に書き込まれるのは電圧である電圧プログラム方式(図62など)でもよい。

図13の(a)において、ゲート信号線17aが選択されるとソース 信号線18に流れる電流がトランジスタ11aにプログラムされる。こ の時、ゲート信号線17bはオフ電圧が印加されEL素子15には電流 が流れない。これは、EL素子15側にトランジスタ11dがオン状態 であると、ソース信号線18からEL素子15の容量成分が見え、この容量に影響されてコンデンサ19に十分に正確な電流プログラムができなくなるためである。したがって、図1の構成を例にすれば、図13の(b)で示すように電流を書き込まれている画素行は非点灯領域52となる。

今、N(ここでは、先に述べたようにN=10とする)倍の電流でプログラムしたとすれば、画面の輝度は10倍になる。したがって、表示画面50の90%の範囲を非点灯領域52とすればよい。したがって、画像表示領域の水平走査線がQCIFの220本(S=220)とすれば、22本と表示領域53とし、220-22=198本を非表示領域52とすればよい。一般的に述べれば、水平走査線(画素行数)をSとすれば、S/Nの領域を表示領域53とし、この表示領域53をN倍の輝度で発光させる。そして、この表示領域53を画面の上下方向に走査する。したがって、S(N-1)/Nの領域は非点灯領域52とする。この非点灯領域は黒表示(非発光)である。また、この非発光部52はトランジスタ11dをオフさせることにより実現する。なお、N倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりN倍の値を調整することは言うまでもない。

また、先の実施例で、10倍の電流でプログラムしたとすれば、画面の輝度は10倍になり、表示画面50の90%の範囲を非点灯領域52とすればよいとした。しかし、これは、RGBの画素を共通に非点灯領域52とすることに限定するものではない。例えば、Rの画素は、1/8を非点灯領域52とし、Gの画素は、1/6を非点灯領域52とし、Bの画素は、1/10を非点灯領域52と、それぞれの色により変化させてもよい。また、RGBの色で個別に非点灯領域52(あるいは点灯領域53)を調整できるようにしてもよい。これらを実現するためには、

R、G、Bで個別のゲート信号線17bが必要になる。しかし、以上の RGBの個別調整を可能にすることにより、ホワイトバランスを調整す ることが可能になり、各階調において色のバランス調整が容易になる(図 41を参照のこと)。

図13の(b)に図示するように、書き込み画素行51aを含む画素行が非点灯領域52とし、書き込み画素行51aよりも上画面のS/N(時間的には1F/N)の範囲を表示領域53とする(書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる)。画像表示状態は、表示領域53が帯状になって、画面の上から下に移動する。

図13の表示では、1つの表示領域53が画面の上から下方向に移動する。フレームレートが低いと、表示領域53が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。

この課題に対しては、図16に図示するように、表示領域53を複数. に分割するとよい。この分割された総和がS(N-1)/Nの面積となれば、図13の明るさと同等になる。なお、分割された表示領域53は等しく(等分に)する必要はない。また、分割された非表示領域52も等しくする必要はない。

以上のように、表示領域53を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。

図17はゲート信号線17の電圧波形およびELの発光輝度を図示している。図17で明らかなように、ゲート信号線17bをVglにする期間 (1F/N)を複数に分割(分割数K) している。つまり、Vgl

にする期間は1F/(K・N)の期間をK回実施する。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。

なお、図17などにおいて、ゲート信号線17bをVg1にする期間(1F/N)を複数に分割(分割数K)し、Vg1にする期間は1F/ $(K \cdot N)$ の期間をK回実施するとしたがこれに限定するものではない。 1F/ $(K \cdot N)$ の期間をL($L \neq K$)回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより表示画面50を表示するものである。したがって、1F/ $(K \cdot N)$ の期間をL($L \neq K$)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、表示画面50の輝度をデジタル的に変更することができる。たとえば、 $L = 2 \, \text{と} \, L = 3 \, \text{では50%の輝度}$ (コントラスト)変化となる。また、画像の表示領域53を分割する時、ゲート信号線17bをVg1にする期間は同一期間に限定するものではない。

以上の実施例は、EL素子15に流れる電流を遮断し、また、EL素子に流れる電流を接続することにより、表示画面50をオンオフ(点灯、非点灯)するものであった。つまり、コンデンサ19に保持された電荷によりトランジスタ11aに複数回、略同一電流を流すものである。本発明はこれに限定するものではない。たとえば、コンデンサ19に保持された電荷を充放電させることにより、表示画面50をオンオフ(点灯、

非点灯) する方式でもよい。

図18は図16の画像表示状態を実現するための、ゲート信号線17に印加する電圧波形である。図18と図15の差異は、ゲート信号線17bの動作である。ゲート信号線17bは画面を分割する個数に対応して、その個数分だけオンオフ(VglとVgh)動作する。他の点は図15と同一であるので説明を省略する。

EL表示装置では黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のように、コントラスト低下もない。また、図1の構成においては、トランジスタ11dをオンオフ操作するだけで間欠表示を実現できる。また、図38、図51の構成においては、トランジスタ素子11eをオンオフ操作するだけで、間欠表示を実現することができる。これは、コンデンサ19に画像データがメモリ(アナログ値であるから階調数は無限大)されているからである。つまり、各画素16に、画像データは1Fの期間中は保持されている。この保持されている画像データに相当する電流をEL素子15に流すか否かをトランジスタ11d、11eの制御により実現しているのである。

したがって、以上の駆動方法は、電流駆動方式に限定されるものではなく、電圧駆動方式にも適用できるものである。つまり、EL素子15に流す電流が各画素内で保存している構成において、駆動用トランジスタ11をEL素子15間の電流経路をオンオフすることにより、間欠駆動を実現するものである。

コンデンサ19の端子電圧を維持することは重要である。1フィールド(フレーム)期間でコンデンサ19の端子電圧が変化(充放電)すると、画面輝度が変化し、フレームレートが低下した時にちらつき(フリッカなど)が発生するからである。トランジスタ11aが1フレーム(1フィールド)期間でEL素子15に流す電流は、少なくとも65%以下

に低下しないようにする必要がある。この65%とは、画素16に書き込み、EL素子15に流す電流の最初が100%とした時、次のフレーム (フィールド)で前記画素16に書き込む直前のEL素子15に流す電流が65%以上とすることである。

図1の画素構成では、間欠表示を実現する場合としない場合では、1 画素を構成するトランジスタ11の個数に変化はない。つまり、画素構成はそのままで、ソース信号線18の寄生容量の影響と除去し、良好な電流プログラムを実現している。その上、CRTに近い動画表示を実現しているのである。

また、ゲートドライバ回路12の動作クロックはソースドライバ回路 14の動作クロックに比較して十分に遅いため、回路のメインクロック が高くなるということはない。また、Nの値の変更も容易である。

なお、画像表示方向(画像書き込み方向)は、1フィールド(1フレーム)目では画面の上から下方向とし、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。つまり、上から下方向と、下から上方向とを交互にくりかえす。

さらに、1フィールド(1フレーム)目では画面の上から下方向とし、いったん、全画面を黒表示(非表示)とした後、つぎの第2フィールド(フレーム)目では画面の下から上方向としてもよい。また、いったん、全画面を黒表示(非表示)としてもよい。

なお、以上の駆動方法の説明では、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定するものではない。画面の書き込み方向は絶えず、画面の上から下あるいは下から上と固定し、非表示領域52の動作方向を1フィールド目では画面の上から下方向とし、つぎの第2フィールド目では画面の下から上方向としてもよい。また、1フレームを3フィールドに分割し、第1のフィールドではR、第2の

WO 03/091977 PCT/JP03/02535

68

フィールドではG、第3のフィールドではBとして、3フィールドで1フレームを形成するとしてもよい。また、1水平走査期間(1H)ごとに、R、G、Bを切り替えて表示してもよい(図175から図180などを参照のこと)。以上の事項は他の本発明の実施例でも同様である。

非表示領域52は完全に非点灯状態である必要はない。微弱な発光あるいは低輝度の画像表示があっても実用上は問題ない。つまり、画像表示領域53よりも表示輝度が低い領域と解釈するべきである。また、非表示領域52とは、R、G、B画像表示のうち、1色または2色のみが非表示状態という場合も含まれる。また、R、G、B画像表示のうち、1色または2色のみが低輝度の画像表示状態という場合も含まれる。

基本的には表示領域53の輝度(明るさ)が所定値に維持される場合、表示領域53の面積が広くなるほど、画面50の輝度は高くなる。たとえば、表示領域53の輝度が100(nt)の場合、表示領域53が全画面50に占める割合が10%から20%にすれば、画面の輝度は2倍となる。したがって、全画面50に占める表示領域53の面積を変化させることにより、画面の表示輝度を変化することができる。画面50の表示輝度は画面50に占める表示領域53の割合に比例する。

表示領域53の面積はシフトレジスタ回路61へのデータパルス(ST2)を制御することにより、任意に設定できる。また、データパルスの入力タイミング、周期を変化させることにより、図16の表示状態と図13の表示状態とを切り替えることができる。1F周期でのデータパルス数を多くすれば、画面50は明るくなり、少なくすれば、画面50は暗くなる。また、連続してデータパルスを印加すれば図13の表示状態となり、間欠にデータパルスを入力すれば図16の表示状態となる。

図19の(a)は図13のように表示領域53が連続している場合の明るさ調整方式である。図19(a1)の画面50の表示輝度が最も明

るい。図19 (a2)の画面50の表示輝度が次に明るく、図19 (a3)の画面50の表示輝度が最も暗い。図19の(a)は最も動画表示に適する。

図19(a1)から図19(a3)への変化(あるいはその逆)は、 先にも記載したようにゲートドライバ回路12のシフトレジスタ回路6 1などの制御により、容易に実現できる。この際、図1のVdd電圧は 変化させる必要がない。つまり、電源電圧を変化させずに表示画面50 の輝度変化を実施できる。また、図19(a1)から図19(a3)へ の変化の際、画面のガンマ特性は全く変化しない。したがって、画面5 0の輝度によらず、表示画像のコントラスト、階調特性が維持される。 これは本発明の効果のある特徴である。

従来の画面の輝度調整では、画面50の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は64階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない場合がほとんどである。これに比較して、本発明の駆動方法では、画面の表示輝度に依存せず、最高の64階調表示を実現できる。

図19の(b)は図16のように表示領域53が分散している場合の明るさ調整方式である。図19(b1)の画面50の表示輝度が最も明るい。図19(b2)の画面50の表示輝度が次に明るく、図19(b3)の画面50の表示輝度が最も暗い。図19(b1)から図19(b3)への変化(あるいはその逆)は、先にも記載したようにゲートドライバ回路12のシフトレジスタ回路61などの制御により、容易に実現できる。図19の(b)のように表示領域53を分散させれば、低フレームレートでもフリッカが発生しない。

さらに低フレームレートでも、フリッカが発生しないようにするには、 図19の(c)のように表示領域53を細かく分散させればよい。しか し、動画の表示性能は低下する。したがって、動画を表示するには、図19の(a)の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図19の(c)の駆動方法が適している。図19の(a)から図19の(c)の駆動方法の切り替えも、シフトレジスタ回路61の制御により容易に実現できる。

本発明はこれに限定されるものではない。一例として、10/4倍の電流 I wで電流プログラミングし、1 Fの4/5期間の間点灯させるという方法もある。この場合は、所定輝度の2倍で点灯する。また、5/4倍の電流 I wで電流プログラミングし、1 Fの2/5期間の間点灯させるという方法もある。この場合は、所定輝度の1/2倍で点灯する。また、5/4倍の電流 I wで電流プログラミングし、1 Fの1/1期間の間点灯させるという方法もある。この場合は、所定輝度の5/4倍で点灯する。

つまり、本発明は、プログラム電流の大きさと、1Fの点灯期間を制御することにより、表示画面の輝度を制御する方式である。かつ、1F期間よりも短い期間点灯させることにより、非点灯領域52を挿入でき、動画表示性能を向上できる。1Fの期間、常時点灯させることにより明るい画面を表示できる。

画素に書き込む電流(ソースドライバ回路14から出力するプログラム電流)は、画素サイズがA平方mmとし、白ラスター表示所定輝度を

WO 03/091977

71

B(nt)とした時、プログラム電流 $I(\mu A)$ は、

 $(A \times B) / 2 0 <= I <= (A \times B)$

の範囲とすることが好ましい。発光効率が良好となり、かつ、電流書込 み不足が解消する。

さらに、好ましくは、プログラム電流 I (μA) は、

 $(A \times B) / 1 0 \le I \le (A \times B)$

の節囲とすることが好ましい。

図20はソース信号線18に流れる電流を増大させる他の実施例の説 明図である。基本的に複数の画素行を同時に選択し、複数の画素行をあ わせた電流でソース信号線18の寄生容量などを充放電し電流書き込み 不足を大幅に改善する方式である。ただし、複数の画素行を同時に選択 するため、1画素あたりの駆動する電流を減少させることができる。し たがって、EL素子15に流れる電流を減少させることができる。ここ で、説明を容易にするため、一例として、N=10として説明する(ソ ース信号線18に流す電流を10倍にする)。

図20で説明する本発明は、画素行は同時にM画素行を選択する。ソ ースドライバIC14からは所定電流のN倍電流をソース信号線18に 印加する。各画素にはEL素子15に流す電流のN/M倍の電流がプロ グラムされる。一例として、EL素子15を所定発光輝度とするために、 E L 素子 1 5 に流れる時間を 1 フレーム(1 フィールド)のM/N時間 にする (ただし、M/Nに限定するものではない。M/Nとするのは理 解を容易にするためである。先にも説明したように、表示する画面50 輝度により自由に設定できることはいうまでもない。)。このように駆 動することにより、ソース信号線18の寄生容量を十分に充放電でき、 良好な解像度を所定の発光輝度を得ることができる。

1フレーム (1フィールド) のM/Nの期間の間だけ、EL素子15

に電流を流し、他の期間 (1 F (N-1) M/N) は電流を流さないように表示する。この表示状態では1 F ごとに画像データ表示、黒表示(非点灯) が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示(間欠表示) 状態となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線18にはN倍の電流で駆動するため、寄生容量の影響をうけず、高精細表示パネルにも対応できる。

図21は、図20の駆動方法を実現するための駆動波形の説明図である。信号波形はオフ電圧をVgh (Hレベル)とし、オン電圧をVgl (Lレベル)としている。各信号線の添え字は画素行の番号((1)(2)(3)など)を記載している。なお、行数はQCIF表示パネルの場合は220本であり、VGAパネルでは480本である。

図21において、ゲート信号線17a(1)が選択され(Vg1電圧)、 選択された画素行のトランジスタ11aからソースドライバ回路14に 向かってソース信号線18にプログラム電流が流れる。ここでは説明を 容易にするため、まず、書き込み画素行51aが画素行(1)番目であ るとして説明する。

また、ソース信号線18に流れるプログラム電流は所定値のN倍(説明を容易にするため、N=10として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。)である。また、5 画素行が同時に選択(M=5)として説明をする。したがって、理想的には1つの画素のコンデンサ19には2 倍(N/M=10/5=2)に電流がトランジスタ11aに流れるようにプログラムされる。

書き込み画素行が(1)画素行目である時、図21で図示したように、 ゲート信号線17aは(1)(2)(3)(4)(5)が選択されてい る。つまり、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ゲート信号線17bはゲート信号線17aの逆位相となっている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

理想的には、5 画素のトランジスタ11 aが、それぞれ I w × 2 の電流をソース信号線18 に流す(つまり、ソース信号線18 には I w × 2 × N = I w × 2 × 5 = I w × 10 。したがって、本発明のN倍パルス駆動を実施しない場合が所定電流 I w とすると、I w の 1 0 倍の電流がソース信号線18 に流れる)。

以上の動作(駆動方法)により、各画素16のコンデンサ19には、 2倍の電流がプログラムされる。ここでは、理解を容易にするため、各 トランジスタ11aは特性(Vt、S値)が一致しているとして説明を する。

同時に選択する画素行が5画素行(M=5)であるから、5つの駆動用トランジスタ11aが動作する。つまり、1画素あたり、10/5=2倍の電流がトランジスタ11aに流れる。ソース信号線18には、5つのトランジスタ11aのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行51aに、本来、書き込む電流Iwとし、ソース信号線18には、Iw×10の電流を流す。書き込み画素行(1)より以降に画像データを書き込む書き込み画素行51bソース信号線18への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行51bは後に正規の画像データが書き込まれるので問題がない。

したがって、4画素行51bにおいて、1H期間の間は51aと同一

表示である。そのため、書き込み画素行51aと電流を増加させるため に選択した画素行51bとを少なくとも非表示状態52とするのである。 ただし、図38のようなカレントミラーの画素構成、その他の電圧プロ グラム方式の画素構成では表示状態としてもよい。

1 日後には、ゲート信号線17a(1)は非選択となり、ゲート信号線17bにはオン電圧(Vg1)が印加される。また、同時に、ゲート信号線17a(6)が選択され(Vg1電圧)、選択された画素行(6)のトランジスタ11aからソースドライバ回路14に向かってソース信号線18にプログラム電流が流れる。このように動作することにより、画素行(1)には正規の画像データが保持される。

次の、1 H後には、ゲート信号線17a(2)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(7)が選択され(Vgl電圧)、選択された画素行(7)のトランジスタ11aからソースドライバ回路14に向かってソース信号線18にプログラム電流が流れる。このように動作することにより、画素行(2)には正規の画像データが保持される。以上の動作と1画素行ずつシフトしながら走査することにより1画面が書き換えられる。

図20の駆動方法では、各画素には2倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には2倍となる。したがって、表示画面の輝度は所定値よりも2倍となる。これを所定の輝度とするためには、図16に図示するように、書き込み画素行51を含み、かつ表示画面50の1/2の範囲を非表示領域52とすればよい。

図13と同様に、図20のように1つの表示領域53が画面の上から 下方向に移動すると、フレームレートが低いと、表示領域53が移動す るのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上 下に移動させた時などに認識されやすくなる。

この課題に対しては、図22に図示するように、表示領域53を複数に分割するとよい。分割された非表示領域52を加えた部分がS(N-1)/Nの面積となれば、分割しない場合と同一となる。

図23はゲート信号線17に印加する電圧波形である。図21と図23との差異は、基本的にはゲート信号線17bの動作である。ゲート信号線17bは画面を分割する個数に対応して、その個数分だけオンオフ(VglとVgh)動作する。他の点は図21とほぼ同一あるいは類推できるので説明を省略する。

以上のように、表示領域 5 3 を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割すればするほどフリッカは軽減する。特にEL素子 1 5 の応答性は速いため、5 μ s e c よりも小さい時間でオンオフしても、表示輝度の低下はない。

本発明の駆動方法において、E L 素子 1 5 のオンオフは、ゲート信号線 1 7 b に印加する信号のオンオフで制御できる。そのため、本発明の駆動方法では、K H z オーダーの低周波数で制御が可能である。また、黒画面挿入(非表示領域 5 2 挿入)を実現するのには、画像メモリなどを必要としない。したがって、低コストで本発明の駆動回路あるいは方法を実現できる。

図24は同時に選択する画素行が2画素行の場合である。検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、2画素行を同時に選択する方法は表示均一性が実用的であった。これは、隣接した画素の駆動用トランジスタ11aの特性が極めて一致しているためと推定される。また、レーザーアニールする際に、ストライプ状のレー

ザーの照射方向はソース信号線18と平行に照射することで良好な結果 が得られた。

これは同一時間にアニールされる範囲の半導体膜は特性が均一であるためである。つまり、ストライプ状のレーザー照射範囲内では半導体膜が均一に作製され、この半導体膜を利用したトランジスタのVt、モビリティがほぼ等しくなるためである。したがって、ソース信号線18の形成方向に平行にストライプ状のレーザーショットを照射し、この照射位置を移動させることにより、ソース信号線18に沿った画素(画素列、画面の上下方向の画素)の特性はほぼ等しく作製される。したがって、複数の画素行を同時にオンさせて電流プログラムを行った時、プログラム電流は、同時に選択されて複数の画素にはプログラム電流を選択された画素数で割った電流が、ほぼ同一に電流プログラムされる。したがって、目標値に近い電流プログラムを実施でき、均一表示を実現できる。したがって、レーザーショット方向と図24などで説明する駆動方式とは相乗効果がある。

以上のように、レーザーショットの方向をソース信号線18の形成方向と略一致させる(図7を参照のこと)ことにより、画素の上下方向のトランジスタ11aの特性がほぼ同一になり、良好な電流プログラムを実施することができる(画素の左右方向のトランジスタ11aの特性が一致していなくとも)。以上の動作は、1H(1水平走査期間)に同期して、1画素行あるいは複数画素行ずつ選択画素行位置をずらせて実施する。

なお、図8で説明したように、レーザーショットの方向をソース信号線18と平行にするとしたが、必ずしも平行でなくともよい。ソース信号線18に対して斜め方向にレーザーショットを照射しても1つのソース信号線18に沿った画素の上下方向のトランジスタ11aの特性はほ

WO 03/091977 PCT/JP03/02535

77

ぼ一致して形成されるからある。したがって、ソース信号線に平行にレーザーショットを照射するとは、ソース信号線18の沿った任意の画素の上または下に隣接した画素を、1つのレーザー照射範囲に入るように形成するということである。また、ソース信号線18とは一般的には、映像信号となるプログラム電流あるいは電圧を伝達する配線である。

なお、本発明の実施例では1Hごとに、書き込み画素行位置をシフトさせるとしたが、これに限定するものではなく、2Hごとにシフト(2 画素行ごと)してもよく、また、それ以上の画素行ずつシフトさせてもよい。また、任意の時間単位でシフトしてもよい。また、1画素行とばしでシフトしてもよい。

画面位置に応じて、シフトする時間を変化させてもよい。たとえば、画面の中央部でのシフト時間を短くし、画面の上下部でシフト時間を長くしてもよい。たとえば、画面 50の中央部は 200μ secごとに1画素行をシフトし、画面 50の上下部は、 100μ secごとに1画素行をシフトする。このようにシフトすることにより、画面 50の中央部の発光輝度が高くなり、周辺(画面 50の上部と下部)を低くできる)。なお、画面 50の中央部と画面上部のシフト時間、画面 50の中央部と画面下部のシフト時間は滑らかに時間変化するようにし、輝度輪郭がでないように制御することは言うまでもない。

なお、ソースドライバ回路14の基準電流を画面50の走査位置に対応して変化(図146などを参照のこと)させてもよい。たとえば、画面50の中央部の基準電流を10μAとし、画面50の上下部の基準電流は5μAとする。このように画面50位置に対応して基準電流を変化させることにより、画面50の中央部の発光輝度が高くなり、周辺(画面50の上部と下部)を低くできる)。なお、画面50の中央部と画面上部との間の基準電流、画面50の中央部と画面下部との間の基準電流

の値は滑らかに時間変化するようにし、輝度輪郭がでないように基準電 流を制御することは言うまでもない。

また、画面位置に応じて、画素行をシフトする時間を制御する駆動方法と、画面50位置に対応して基準電流を変化させる駆動方法を組み合わせて画像表示を行っても良いことは言うまでもない。

フレームごとにシフト時間を変化させてもよい。また、連続した複数 画素行を選択することに限定するものではない。例えば、1画素行へだ てた画素行を選択してもよい。

つまり、第1番目の水平走査期間に第1番目の画素行と第3番目の画素行を選択し、第2番目の水平走査期間に第2番目の画素行と第4番目の画素行を選択し、第3番目の水平走査期間に第3番目の画素行と第5番目の画素行を選択し、第4番目の水平走査期間に第4番目の画素行と第6番目の画素行を選択する駆動方法である。もちろん、第1番目の水平走査期間に第1番目の画素行と第3番目の画素行と第5番目の画素行を選択するという駆動方法も技術的範疇である。もちろん、複数画素行を選択するという駆動方法も技術的範疇である。もちろん、複数画素行へだてた画素行位置を選択してもよい。

なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、図1、図2、図32の画素構成のみに限定されるものではなく、カレントミラーの画素構成である図38、図42、図50などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、図43、図51、図54、図62などの電圧駆動の画素構成にも適用できる。つまり、画素上下のトランジスタの特性が一致しておれば、同一のソース信号線18に印加した電圧値により良好に電圧プログラムを実施できるからである。

図24において、書き込み画素行が(1)画素行目である時、ゲート信号線17aは(1)(2)が選択されている(図25を参照のこと)。

つまり、画素行(1)(2)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。したがって、少なくとも画素行(1)(2)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。なお、図24では、フリッカの発生を低減するため、表示領域53を5分割している。

理想的には、2画素(行)のトランジスタ11aが、それぞれ $Iw \times 5$ (N=10の場合。つまり、K=2であるから、ソース信号線18に流れる電流は $Iw \times K \times 5 = Iw \times 10$ となる)の電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5倍の電流がプログラムされる。

たとえば、書き込み画素行51aに、本来、書き込む電流Idとし、 ソース信号線18には、Iw×10の電流を流す。書き込み画素行51 bは後に正規の画像データが書き込まれるので問題がない。画素行51 bは、1H期間の間は51aと同一表示である。そのため、書き込み画 素行51aと電流を増加させるために選択した画素行51bとを少なく とも非表示状態52とするのである。

次の、1 H後には、ゲート信号線1 7 a (1) は非選択となり、ゲート信号線1 7 b にはオン電圧 (V g 1) が印加される。また、同時に、ゲート信号線1 7 a (3) が選択され (V g 1 電圧)、選択された画素行 (3) のトランジスタ1 1 a からソースドライバ回路1 4 に向かってソース信号線1 8 にプログラム電流が流れる。このように動作すること

により、画素行(1)には正規の画像データが保持される。

次の、1 H後には、ゲート信号線17a(2)は非選択となり、ゲート信号線17bにはオン電圧(Vgl)が印加される。また、同時に、ゲート信号線17a(4)が選択され(Vgl電圧)、選択された画素行(4)のトランジスタ11aからソースドライバ回路14に向かってソース信号線18にプログラム電流が流れる。このように動作することにより、画素行(2)には正規の画像データが保持される。以上の動作と1画素行ずつシフト(もちろん、複数画素行ずつシフトしてもよい。たとえば、擬似インターレース駆動であれば、2行ずつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう)しながら走査することにより1画面が書き換えられる。

図16と同様であるが、図24の駆動方法では、各画素には5倍の電流(電圧)でプログラムを行うため、各画素のEL素子15の発光輝度は理想的には5倍となる。したがって、表示領域53の輝度は所定値よりも5倍となる。これを所定の輝度とするためには、図16などに図示するように、書き込み画素行51を含み、かつ表示画面1の1/5の範囲を非表示領域52とすればよい。

図27に図示するように、2本の書き込み画素行51(51a、51b)が選択され、画面50の上辺から下辺に順次選択されていく(図26も参照のこと。図26では画素16aと16bが選択されている)。しかし、図27の(b)のように、画面の下辺までくると書き込み画素行51aは存在するが、51bはなくなる。つまり、選択する画素行が1本しかなくなる。そのため、ソース信号線18に印加された電流は、すべて画素行51aに書き込まれる。したがって、画素行51aに比較して、2倍の電流が画素にプログラムされてしまう。

この課題に対して、本発明は、図27の(b)に図示するように画面50の下辺にダミー画素行281を形成(配置)している。したがって、選択画素行が画面50の下辺まで選択された場合は、画面50の最終画素行とダミー画素行281が選択される。そのため、図27の(b)の書き込み画素行には、規定どおりの電流が書き込まれる。

なお、ダミー画素行281は表示画面50の上端あるいは下端に隣接して形成したように図示したが、これに限定するものではない。表示画面50から離れた位置に形成されていてもよい。また、ダミー画素行281は、図1のスイッチングトランジスタ11d、EL素子15などは形成する必要はない。形成しないことにより、ダミー画素行281のサイズは小さくなる。

図28は図27の(b)の状態を示している。図28で明らかなように、選択画素行が画面50の下辺の画素16c行まで選択された場合は、画面50の最終画素行(ダミー画素行)281が選択される。ダミー画素行281は表示画面50外に配置する。つまり、ダミー画素行(ダミー画素)281は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極105とトランジスタ11とのコンタクトホールをなくすとか、ダミー画素行281にはEL膜15を形成しないとかである。また、ダミー画素行の画素電極105上に絶縁膜を形成する構成などが例示される。

図27では、画面50の下辺にダミー画素(行)281を設ける(形成する、配置する)としたが、これに限定するものではない。たとえば、図29の(a)に図示するように、画面の下辺から上辺に走査する(上下逆転走査)する場合は、図29の(b)に図示するように画面50の上辺にもダミー画素行281を形成すべきである。つまり、画面50の上辺を下辺のそれぞれにダミー画素行281を形成(配置)する。以上

のように構成することにより、画面の上下反転走査にも対応できるよう になる。以上の実施例は、2 画素行を同時選択する場合であった。

本発明はこれに限定するものではなく、たとえば、5 画素行を同時選択する方式(図2 3を参照のこと)でもよい。つまり、5 画素行同時駆動の場合は、ダミー画素行2 8 1 は 4 行分形成すればよい。したがって、ダミー画素行2 8 1 は同時に選択する画素行-1 の画素数分を形成すればよい。ただし、これは、1 画素行ずつ選択する画素行をシフトする場合である。複数画素行ずつシフトする場合は、選択する画素数をMとし、シフトする画素行数をLとしたとき、(M-1)×L 画素行分を形成すればよい。

本発明のダミー画素行構成あるいはダミー画素行駆動は、少なくとも 1つ以上のダミー画素行を用いる方式である。もちろん、ダミー画素行 駆動方法とN倍パルス駆動とを組み合わせて用いることが好ましい。

複数本の画素行を同時に選択する駆動方法では、同時に選択する画素行数が増加するほど、トランジスタ11aの特性バラツキを吸収することが困難になる。しかし、同時選択画素行数Mが少なくなると、1画素にプログラムする電流が大きくなり、EL素子15に大きな電流を流すことになる。EL素子15に流す電流が大きいとEL素子15が劣化しやすくなる。

図30はこの課題を解決するものである。図30の基本概念は、1/2H(水平走査期間の1/2)は、図22、図29で説明したように、複数の画素行を同時に選択する方法である。その後の(1/2)H(水平走査期間の1/2)は図5、図13などで説明したように、1画素行を選択する方法を組み合わせたものである。このようにくみあわせることにより、トランジスタ11aの特性バラツキを吸収し、より高速にかつ面内均一性を良好にすることができる。なお、理解を容易にするため、

(1/2)Hで操作するとして説明するがこれに限定するものではない。 最初の期間を(1/4) Hとし、後半の期間を(3/4) Hとしてもよい。

図30において、説明を容易にするため、第1の期間では5画素行を同時に選択し、第2の期間では1画素行を選択するとして説明をする。まず、第1の期間(前半の1/2H)では、図30(a1)に図示するように、5画素行を同時に選択する。この動作は図22を用いて説明したので省略する。一例としてソース信号線18に流す電流は所定値の25倍とする。したがって、各画素16のトランジスタ11a(図1の画素構成の場合)には5倍の電流(25/5画素行=5)がプログラムされる。25倍の電流であるから、ソース信号線18などに発生する寄生容量は極めて短期間に充放電される。したがって、ソース信号線18の電位は、短時間で目標の電位となり、各画素16のコンデンサ19の端子電圧も25倍電流を流すようにプログラムされる。この25倍電流の印加時間は前半の1/2H(1水平走査期間の1/2)とする。

当然のことながら、書き込み画素行の5画素行は同一画像データが書き込まれるから、表示しないように5画素行のトランジスタ11dはオフ状態とされる。したがって、表示状態は図30(a2)となる。

次の後半の1/2 H期間は、1 画素行を選択し、電流(電圧)プログラムを行う。この状態を図30(b1)に図示している。書き込み画素行51 a は先と同様に5倍の電流を流すように電流(電圧)プログラムされる。図30(a1)と図30(b1)とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ19の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。

つまり、図30(a1)で、複数の画素に電流を流し、高速に概略の 電流が流れる値まで近づける。この第1の段階では、複数のトランジス タ11aでプログラムしているため、目標値に対してトランジスタのバラッキによる誤差が発生している。次の第2の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。

なお、非点灯領域52を画面の上から下方向に走査し、また、書き込み画素行51aも画面の上から下方向に走査することは図13などの実施例と同様であるので説明を省略する。

図31は図30の駆動方法を実現するための駆動波形である。図31でわかるように、1H(1水平走査期間)は2つのフェーズで構成されている。この2つのフェーズはISEL信号で切り替える。ISEL信号は図31に図示している。

まず、ISEL信号について説明をしておく。図30を実施するドライバ回路14は、電流出力回路Aと電流出力回路Bとを具備している。それぞれの電流出力回路は、8ビットの階調データをDA変換するDA回路とオペアンプなどから構成される。図30の実施例では、電流出力回路Aは25倍の電流を出力するように構成されている。一方、電流出力回路Bは5倍の電流を出力するように構成されている。電流出力回路Aと電流出力回路Bの出力はISEL信号により電流出力部に形成(配置)されたスイッチ回路が制御され、ソース信号線18に印加される。この電流出力回路は各ソース信号線に配置されている。

ISEL信号は、Lレベルの時、25倍電流を出力する電流出力回路 Aが選択されてソース信号線18からの電流をソースドライバIC14 が吸収する(より適切には、ソースドライバ回路14内に形成された電 流出力回路Aが吸収する)。25倍、5倍などの電流出力回路電流の大 きさ調整は容易である。複数の抵抗とアナログスイッチで容易に構成で きるからである。 図30に示すように書き込み画素行が(1)画素行目である時(図30の1Hの欄を参照)、ゲート信号線17aは(1)(2)(3)(4)(5)が選択されている(図1の画素構成の場合)。つまり、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオン状態である。また、ISELがLレベルであるから、25倍電流を出力する電流出力回路Aが選択され、ソース信号線18と接続されている。また、ゲート信号線17bには、オフ電圧(Vgh)が印加されている。したがって、画素行(1)(2)(3)(4)(5)のスイッチングトランジスタ11dがオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。

理想的には、5画素のトランジスタ11aが、それぞれ $Iw \times 2$ の電流をソース信号線18に流す。そして、各画素16のコンデンサ19には、5倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ11aは特性 (Vt、S値)が一致しているとして説明をする。

同時に選択する画素行が5画素行(K=5)であるから、5つの駆動用トランジスタ11aが動作する。つまり、1画素あたり、25/5=5倍の電流がトランジスタ11aに流れる。ソース信号線18には、5つのトランジスタ11aのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行51aに、従来の駆動方法で画素に書き込む電流 Iwとする時、ソース信号線18には、Iw×25の電流を流す。書き込み画素行(1)より以降に画像データを書き込む書き込み画素行51 bソース信号線18への電流量を増加させるため、補助的に用いる画素行のある。しかし、書き込み画素行51 bは後に正規の画像データが書き込まれるので問題がない。

WO 03/091977 PCT/JP03/02535

86

したがって、画素行51bは、1H期間の間は51aと同一表示である。そのため、書き込み画素行51aと電流を増加させるために選択した画素行51bとを少なくとも非表示状態52とするのである。

次の1/2H(水平走査期間の1/2)では、書き込み画素行51aのみを選択する。つまり、(1)画素行目のみを選択する。図31で明らかなように、ゲート信号線17a(1)のみが、オン電圧(Vg1)が印加され、ゲート信号線17a(2)(3)(4)(5)はオフ(Vgh)が印加されている。したがって、画素行(1)のトランジスタ11aは動作状態(ソース信号線18に電流を供給している状態)であるが、画素行(2)(3)(4)(5)のスイッチングトランジスタ11b、トランジスタ11cがオフ状態である。つまり、非選択状態である。

また、ISELがHレベルであるから、5倍電流を出力する電流出力 回路Bが選択され、この電流出力回路Bとソース信号線18とが接続さ れている。また、ゲート信号線17bの状態は先の1/2Hの状態と変 化がなく、オフ電圧(Vgh)が印加されている。したがって、画素行 (1)(2)(3)(4)(5)のスイッチングトランジスタ11dが オフ状態であり、対応する画素行のEL素子15には電流が流れていな い。つまり、非点灯状態52である。

次の水平走査期間では1画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が(2)である。最初の1/2Hの期間では、図31に示すように書き込み画素行が(2)画素行目である時、ゲート信号線17aは(2)(3)(4)(5)(6)が選択されている。つまり、画素行(2)(3)(4)(5)(6)のスイッチングトランジ

スタ11b、トランジスタ11cがオン状態である。また、ISELが Lレベルであるから、25倍電流を出力する電流出力回路Aが選択され、 ソース信号線18と接続されている。また、ゲート信号線17bには、 オフ電圧 (Vgh) が印加されている。

したがって、画素行(2)(3)(4)(5)(6)のスイッチングトランジスタ11 d がオフ状態であり、対応する画素行のEL素子15には電流が流れていない。つまり、非点灯状態52である。一方、画素行(1)のゲート信号線17b(1)はVg1電圧が印加されているから、トランジスタ11 d はオン状態であり、画素行(1)のEL素子15は点灯する。

次の1/2 H (水平走査期間の1/2) では、書き込み画素行 5 1 a のみを選択する。つまり、(2) 画素行目のみを選択する。図 3 1 で明らかなように、ゲート信号線 1 7 a (2) のみが、オン電圧(V g 1) が印加され、ゲート信号線 1 7 a (3) (4) (5) (6) はオフ(V g h) が印加されている。

したがって、画素行(1)(2)のトランジスタ11aは動作状態(画素行(1)はEL素子15に電流を流し、画素行(2)はソース信号線18に電流を供給している状態)であるが、画素行(3)(4)(5)(6)のスイッチングトランジスタ11b、トランジスタ11cがオフ状態である。つまり、非選択状態である。

また、ISELがHレベルであるから、5倍電流を出力する電流出力 回路Bが選択され、この電流出力回路1222bとソース信号線18と が接続されている。また、ゲート信号線 17b の状態は先の1/2Hの状態と変化がなく、オフ電圧 (Vgh)が印加されている。したがって、画素行 (2) (3) (4) (5) (6) のスイッチングトランジスタ 1 1 d がオフ状態であり、対応する画素行のE L 素子 1 5 には電流が流れていない。つまり、非点灯状態 5 2 である。

以上のことから、画素行(2)のトランジスタ11aが、それぞれI $w \times 5$ の電流をソース信号線18に流す。そして、各画素行(2)のコンデンサ19には、5倍の電流がプログラムされる。以上の動作を順次、実施することにより1画面を表示することができる。

図30で説明した駆動方法は、第1の期間でG画素行(Gは2以上)を選択し、各画素行にはN倍の電流を流すようにプログラムする。第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、画素にはN倍の電流を流すようにプログラムする方式である。

しかし、他の方策もある。第1の期間でG画素行(Gは2以上)を選択し、各画素行の総和電流がN倍の電流となるようにプログラムする。第1の期間後の第2の期間ではB画素行(BはGよりも小さく、1以上)を選択し、選択された画素行の総和の電流(ただし、選択画素行が1の時は、1 画素行の電流)がN倍となるようにプログラムする方式である。たとえば、図30(a1)において、5画素行を同時に選択し、各画素のトランジスタ11aには2倍の電流を流す。したがって、ソース信号線18には5×2倍=10倍の電流が流れる。次の第2の期間では図30(b1)において、1画素行を選択する。この1画素のトランジスタ11aには10倍の電流を流す。

なお、図31において、複数の画素行を同時に選択する期間を1/2 Hとし、1 画素行を選択する期間を1/2 Hとしたがこれに限定するものではない。複数の画素行を同時に選択する期間を1/4 Hとし、1 画

素行を選択する期間を3/4Hとしてもよい。また、複数の画素行を同時に選択する期間と、1画素行を選択する期間とを加えた期間は1Hとしたがこれに限定するものではない。たとえば、2H期間でも、1.5H期間であっても良い。

また、図30において、5画素行を同時に選択する期間を1/2Hとし、次の第2の期間では2画素行を同時に選択するとしてもよい。この場合でも実用上、支障のない画像表示を実現できる。

また、図30において、5画素行を同時に選択する第1の期間を1/2Hとし、1画素行を選択する第2の期間を1/2Hとする2段階としたがこれに限定するものではない。たとえば、第1の段階は、5画素行を同時に選択し、第2の期間は前記5画素行のうち、2画素行を選択し、最後に、1画素行を選択する3つの段階としてもよい。つまり、複数の段階で画素行に画像データを書き込んでも良い。

以上の実施例は、1画素行を順次選択し画素に電流プログラムを行う方式、あるいは、複数の画素行を順次選択し画素に電流プログラムを行う方式である。しかし、本発明はこれに限定するものではない。画像データに応じて1画素行を順次選択し画素に電流プログラムを行う方式と、複数の画素行を順次選択し画素に電流プログラムを行う方式を組み合わせてもよい。

図186は、1画素行を順次選択する駆動方式と複数画素行を順次選択する駆動方法を組み合わせたものである。理解を容易にするため、図186(a2)に図示するように、複数画素行を同時に選択する場合は2画素行を例にして説明をする。したがって、ダミー画素行281は画面の上と下に各1行形成する。1画素行を順次選択する駆動方式の場合は、ダミー画素行は使用しなくてもよい。

なお、理解を容易にするため、図186 (a1) (1画素行を選択す

る)と図186(a2)(2画素行を選択する)のどちらの駆動方式でもソースドライバIC14が出力する電流は同一とする。したがって、図186(a2)のように2画素行を同時に選択する駆動方式の場合は、1画素行を順次選択する駆動方式(図186(a1))よりも画面輝度は1/2になる。画面輝度を一致させる場合は、図186(a2)のdutyを2倍(たとえば、図186(a1)がduty1/2であれば、図186(a2)のdutyを2倍(たとえば、図186(a1)がduty1/2であれば、図186(a2)のdutyを1/2×2=1/1)にすればよい。また、ソースドライバIC14に入力する基準電流の大きさを2倍変化させればよい。あるいは、プログラム電流を2倍にすればよい。

図186 (a1) は、本発明の通常の駆動方法である。入力される映像信号がノンインターレース(プログレッシブ)信号の場合は、図186 (a1) の駆動方式を実施する。入力される映像信号がインターレース信号の場合は、図186 (a2) を実施する。また、映像信号の画像解像度がない場合は、図186 (a2) を実施する。また、動画では図186 (a1) を実施するように制御してもよい。図186 (a1) と図186 (a2) との切り替えは、ゲートドライバ回路12へのスタートパルスの制御により容易に変更することができる。

課題は、図186 (a2) のように2画素行を同時に選択する駆動方式の場合は、1画素行を順次選択する駆動方式(図186 (a1)) よりも画面輝度は1/2になるという点である。画面輝度を一致させる場合は、図186 (a2) のdutyを2倍 (たとえば、図186 (a1)がduty1/2であれば、図186 (a2) のdutyを1/2×2=1/1) にすればよい。つまり、図186の(b) の非表示領域52と表示領域53の割合を変化させればよい。

非表示領域 5 2 と表示領域 5 3 の割合は、ゲートドライバ回路 1 2 の

WO 03/091977 PCT/JP03/02535

スタートパルスの制御により容易に実現できる。つまり、図186 (a1)と図186 (a2)の表示状態に応じて図186の(b)の駆動状態を可変すればよい。

以下、さらに詳しく、本発明のインターレース駆動について説明をする。図187はインターレース駆動を行う本発明の表示パネルの構成である。図187において、奇数画素行のゲート信号線17aはゲートドライバ回路12a1に接続されている。偶数画素行のゲート信号線17aはゲートドライバ回路12a2に接続されている。一方、奇数画素行のゲート信号線17bはゲートドライバ回路12b1に接続されている。偶数画素行のゲート信号線17bはゲートドライバ回路12b1に接続されている。

したがって、ゲートドライバ回路12a1の動作(制御)により奇数 画素行の画像データが順次書き換えられる。奇数画素行は、ゲートドラ イバ回路12b1の動作(制御)によりEL素子の点灯、非点灯制御が 行われる。また、ゲートドライバ回路12a2の動作(制御)により偶 数画素行の画像データが順次書き換えられる。また、偶数画素行は、ゲ ートドライバ回路12b2の動作(制御)によりEL素子の点灯、非点 灯制御が行われる。

図188の(a)は、第1フィールドでの表示パネルの動作状態である。図188の(b)は、第2フィールドでの表示パネルの動作状態である。図188において、斜線を記入したゲートドライバ回路12はデータの走査動作をしていないことを示している。つまり、図188の(a)の第1フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路12a1が動作し、EL素子15の点灯制御としてゲートドライバ回路12b2が動作する。図188の(b)の第2フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路12a2が動作

し、EL素子15の点灯制御としてゲートドライバ回路12b1が動作する。以上の動作が、フレーム内で繰り返される。

図189が第1フィールドでの画像表示状態である。図189の(a)が書込み画素行(電流(電圧)プログラムを行っている奇数画素行位置を図示している。図189(a 1) → (a 2) → (a 3) と書込み画素行位置が順次シフトされる。第1フィールドでは、奇数画素行が順次書き換えられる(偶数画素行の画像データは保持されている)。図189の(b)が奇数画素行の表示状態を図示している。なお、図189の(b)は奇数画素行のみを図示している。偶数画素行は図189の(c)に図示している。図189の(b)でも明らかなように、奇数画素行に対応する画素のEL素子15は非点灯状態である。一方、偶数画素行は、図189の(c)に図示しているように表示領域53と非表示領域52を走査する(N倍パルス駆動)。

図190が第2フィールドでの画像表示状態である。図190の(a)が書込み画素行(電流(電圧)プログラムを行っている奇数画素行位置を図示している。図190(a 1)→(a 2)→(a 3)と書込み画素行位置が順次シフトされる。第2フィールドでは、偶数画素行が順次書き換えられる(奇数画素行の画像データは保持されている)。図190の(b)が奇数画素行の表示状態を図示している。なお、図190の(b)は奇数画素行のみを図示している。偶数画素行は図190の(c)に図示している。図190の(b)でも明らかなように、偶数画素行に対応する画素のEL素子15は非点灯状態である。一方、奇数画素行は、図190の(c)に図示しているように表示領域53と非表示領域52を走査する(N倍パルス駆動)。

以上のように駆動することにより、インターレース駆動をEL表示パネルで容易に実現することができる。また、N倍パルス駆動を実施する

ことにより書込み不足も発生せず、動画ボケも発生することがない。また、電流(電圧)プログラムの制御と、EL素子15の点灯制御も容易であり、回路も容易に実現できる。

なお、本発明の駆動方式は、図189、図190の駆動方式に限定されるものではない。たとえば、図191の駆動方式も例示される。図189、図190は、電流(電圧)プログラムを行っている奇数画素行または偶数画素行は非表示領域52(非点灯、黒表示)とするものであった。図191の実施例は、EL素子15の点灯制御を行うゲートドライバ回路12b1、12b2の両方を同期させて動作させるものである。ただし、電流(電圧)プログラムを行っている画素行51は非表示領域となるように制御することはいうまでもない(図38のカレントミラー画素構成ではその必要はない)。図191では、奇数画素行と偶数画素行の点灯制御が同一であるので、ゲートドライバ回路12b1と12b2との2つを設ける必要はない。ゲートドライバ回路12bを1つで点灯制御することができる。

図191は、奇数画素行と偶数画素行の点灯制御を同一にする駆動方法であった。しかし、本発明はこれに限定するものではない。図192は、奇数画素行と偶数画素行の点灯制御を異ならせた実施例である。とくに、図192は奇数画素行の点灯状態(表示領域53、非表示領域52)の逆パターンを偶数画素行の点灯状態にした例である。したがって、表示領域53の面積と非表示領域52の面積とは同一になるようにしている。もちろん、表示領域53の面積と非表示領域52の面積とは同一になることに限定されるものではない。

以上の実施例は、1 画素行ずつ電流(電圧)プログラムを実施する駆動方法であった。しかし、本発明の駆動方法はこれに限定されるものではなく、図193に図示するように2 画素(複数画素)を同時に電流(電

圧)プログラム行っても良いことは言うまでもない。また、図190、図189において、奇数画素行あるいは偶数画素行ですべての画素行を 非点灯状態にすることに限定されるものではない。

本発明のN倍パルス駆動方法では、各画素行で、ゲート信号線17bの波形を同一にし、1Hの間隔でシフトさせて印加していく。このように走査することにより、EL素子15が点灯している時間を1F/Nに規定しながら、順次、点灯する画素行をシフトさせることができる。このように、各画素行で、ゲート信号線17bの波形を同一にし、シフトさせていることを実現することは容易である。図6のシフトレジスタ回路61a、61bに印加するデータであるST1、ST2を制御すればよいからである。たとえば、入力ST2がLレベルの時、ゲート信号線17bにVg1が出力され、入力ST2がHレベルの時、ゲート信号線17bにVg1が出力されるとすれば、シフトレジスタ17bに印加するST2を1F/Nの期間だけLレベルで入力し、他の期間はHレベルにする。この入力されたST2を1Hに同期したクロックCLK2でシフトしていくだけである。

なお、EL素子15をオンオフする周期は0.5msec以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を100msec以上になると、点滅状態に見える。したがって、EL素子のオンオフ周期は0.5μsec以上100msec以下にすべきである。さらに好ましくは、オンオフ周期を2msec以上30msec以下にすべきである。さらに好ましくは、オンオフ周期を3msec以上20msec以下にすべきである。

先にも記載したが、黒画面152の分割数は、1つにすると良好な動

画表示を実現できるが、画面のちらつきが見えやすくなる。したがって、 黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに 多くすると動画ボケが発生する。分割数は1以上8以下とすべきである。 さらに好ましくは1以上5以下とすることが好ましい。

なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、N=4では、75%が黒画面であり、25%が画像表示である。このとき、75%の黒表示部を75%の黒帯状態で画面の上下方向に走査するのが分割数1である。25%の黒画面と25/3%の表示画面の3ブロックで走査するのが分割数3である。静止画は分割数を多くする。動画は分割数を少なくする。切り替えは入力画像に応じて自動的(動画検出など)に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替ええするように構成すればよい。

たとえば、携帯電話などにおいて、壁紙表示、入力画面では、分割数を10以上とする(極端には1Hごとにオンオフしてもよい)。NTSCの動画を表示するときは、分割数を1以上5以下とする。なお、分割数は3以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、2、4、8などである。

また、全表示画面に対する黒画面の割合は、全画面の面積を1とした時、0.2以上0.9以下(Nで表示すれば1.2以上9以下)とすることが好ましい。また、特に0.25以上0.6以下(Nで表示すれば1.25以上6以下)とすることが好ましい。0.20以下であると動画表示での改善効果が低い。0.9以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。また、1秒あたりのフレーム数は、10以上100以下(10Hz以上100Hz以下)が好ましい。さらには12以上65以下(12Hz

以上65Hz以下)が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ドライバ回路14などからの書き込みが苦しくなり解像度が劣化する。

本発明では、ゲート信号線17の制御により画像の明るさを変化させることができる。ただし、画像の明るさはソース信号線18に印加する電流(電圧)を変化させて行ってもよいことは言うまでもない。また、先に説明した(図33、図35などを用いて)ゲート信号線17の制御と、ソース信号線18に印加する電流(電圧)を変化させることを組み合わせて行ってもよいことは言うまでもない。

なお、以上の事項は、図38などの電流プログラムの画素構成、図43、図51、図54などの電圧プログラムの画素構成でも適用できることは言うまでもない。図38では、トランジスタ11dを、図43ではトランジスタ11dを、図51ではトランジスタ11eをオンオフ制御すればよい。このように、EL素子15に電流を流す配線をオンオフすることにより、本発明のN倍パルス駆動を容易に実現できる。

また、ゲート信号線17bの1F/Nの期間だけ、Vg1にする時刻は1F(1Fに限定するものではない。単位期間でよい。)の期間のうち、どの時刻でもよい。単位時間にうち、所定の期間だけEL素子15をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間(1H)後、すぐにゲート信号線17bをVg1にしてEL素子15を発光させる方がよい。図1のコンデンサ19の保持率特性の影響を受けにくくなるからである。

また、この画像の分割数も可変できるように構成することが好ましい。 たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは 明るさ調整ボリウムを回すことにより、この変化を検出してKの値を変 更する。表示する画像の内容、データにより手動で、あるいは自動的に 変化させるように構成してもよい。

このようにKの値(画像表示部53の分割数)を変化させることも容易に実現できる。図6においてSTに印加するデータのタイミング(1FのいつにLレベルにするか)を調整あるいは可変できるように構成しておけばよいからである。

なお、図16などでは、ゲート信号線17bをVg1にする期間(1F/N)を複数に分割(分割数M)し、Vg1にする期間は1F/(K・N)の期間をK回実施するとしたがこれ限定するものではない。1F/(K・N)の期間をL(L≠K)回実施してもよい。つまり、本発明は、EL素子15に流す期間(時間)を制御することにより表示画面50を表示するものである。したがって、1F/(K・N)の期間をL(L≠ K)回実施することは本発明の技術的思想に含まれる。また、Lの値を変化させることにより、表示画面50の輝度をデジタル的に変更することができる。たとえば、L=2とL=3では50%の輝度(コントラスト)変化となる。これらの制御も、本発明の他の実施例にも適用できることは言うまでもない(もちろん、以降に説明する本発明にも適用できる)。これらも本発明のN倍パルス駆動である。

以上の実施例は、EL素子15と駆動用トランジスタ11aとの間にスイッチング素子としてのトランジスタ11dを配置(形成)し、このトランジスタ11dを制御することにより、画面50をオンオフ表示するものであった。この駆動方法により、電流プログラム方式の黒表示状態での電流書き込み不足をなくし、良好な解像度あるいは黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現することが重要である。次に説明する駆動方法は、駆動用トランジスタ11aをリセットし、良好な黒表示を実現するものである。以下、図32を用いて、その実施例について説明をする。

図32は基本的には図1の画素構成である。図32の画素構成では、 プログラムされたIw電流がEL素子15に流れ、EL素子15が発光 する。つまり、駆動用トランジスタ11aはプログラムされることによ り、電流を流す能力を保持している。この電流を流す能力を利用してト ランジスタ11aをリセット(オフ状態)にする方式が図32の駆動方 式である。以降、この駆動方式をリセット駆動と呼ぶ。

図1の画素構成でリセット駆動を実現するためには、トランジスタ11bとトランジスタ11cを独立してオンオフ制御できるように構成する必要がある。つまり、図32で図示するようにトランジスタ11bをオンオフ制御するゲート信号線17a(ゲート信号線WR)、トランジスタ11cをオンオフ制御するゲート信号線17c(ゲート信号線EL)を独立して制御できるようにする。ゲート信号線17aとゲート信号線17cの制御は、図6に図示するように独立した2つのシフトレジスタ回路61で行えばよい。

トランジスタ11bを駆動するゲート信号線17aとトランジスタ1 1dを駆動するゲート信号線17bの駆動電圧は変化させるとよい(図 1の画素構成の場合)。ゲート信号線17aの振幅値(オン電圧とオフ 電圧との差)は、ゲート信号線17bの振幅値よりも小さくする。

ゲート信号線17の振幅値が大きいと、ゲート信号線17と画素16との突き抜け電圧が大きくなり、黒浮きが発生する。ゲート信号線17aの振幅は、ソース信号線18の電位が画素16に印加されない(印加する(選択時))を制御すればよいのである。ソース信号線18の電位変動は小さいから、ゲート信号線17aの振幅値は小さくすることができる。

一方、ゲート信号線17bはELのオンオフ制御を実施する必要がある。したがって、振幅値は大きくなる。これに対応するため、シフトレ

ジスタ回路 6 1 a と 6 1 b との出力電圧を変化させる。画素が P チャンネルトランジスタで形成されている場合は、シフトレジスタ回路 6 1 a と 6 1 b の V g h (オフ電圧)を略同一にし、シフトレジスタ回路 6 1 a の V g l (オン電圧)よりも低くする。

以下、図33を参照しながら、リセット駆動方式について説明をする。図33はリセット駆動の原理説明図である。まず、図33の(a)に図示するように、トランジスタ11c、トランジスタ11dをオフ状態にし、トランジスタ11bをオン状態にする。すると、駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子はショート状態となり、Ib電流が流れる。一般的に、トランジスタ11aは1つ前のフィールド(フレーム)で電流プログラムされている。この状態でトランジスタ11dがオフ状態となり、トランジスタ11bがオン状態にすれば、駆動電流 I bがトランジスタ11aのゲート(G)端子に流れる。そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、トランジスタ11aはリセット(電流を流さない状態)になる。

このトランジスタ11aのリセット状態(電流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図33の(a)の状態では、コンデンサ19の端子間には、オフセット電圧が保持されていることになる。このオフセット電圧はトランジスタ11aの特性に応じて異なる電圧値である。したがって、図33の(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい)が保持されることになるのである。

なお、図33の(a)の動作の前に、トランジスタ11b、トランジスタ11cをオフ状態にし、トランジスタ11dをオン状態にし、駆動用トランジスタ11aに電流を流すという動作を実施することが好ましい。この動作は、極力短時間に完了させることが好ましい。EL素子15に電流が流れてEL素子15が点灯し、表示コントラストを低下させる恐れがあるからである。この動作時間は、1H(1水平走査期間)の0.1%以上10%以下とすることが好ましい。さらに好ましくは0.2%以上2%以下となるようにすることが好ましい。もしくは0.2μsec以上5μsec以下となるようにすることが好ましい。また、全画面の画素16に一括して前述の動作(図33の(a)の前に行う動作)を実施してもよい。以上の動作を実施することにより、駆動用トランジスタ11aのドレイン(D)端子電圧が低下し、図33の(a)の状態でスムーズな1b電流を流すことができるようになる。なお、以上の事項は、本発明の他のリセット駆動方式にも適用される。

図33の(a)の実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図33の(a)の実施時間は固定値にする必要がある。実験および検討によれば、図33の(a)の実施時間は、1H以上5H以下にすることが好ましい。

なお、この期間は、R、G、Bの画素で異ならせることが好ましい。 各色の画素でEL材料が異なり、このEL材料の立ち上がり電圧などに 差異があるためである。RGBの各画素で、EL材料に適応して、もっ とも最適な期間を設定する。なお、実施例において、この期間は1H以 上5H以下にするとしたが、黒挿入(黒画面を書き込む)を主とする駆 動方式では、5H以上であってもよいことは言うまでもない。なお、こ の期間が長いほど、画素の黒表示状態は良好となる。

図33の(a)を実施後、1H以上5H以下の期間において、図33

WO 03/091977

の(b)の状態にする。図33の(b)はトランジスタ11c、トランジスタ11bをオンさせ、トランジスタ11dをオフさせた状態である。図33の(b)の状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電流Iwを助力(あるいは吸収)し、このプログラム電流Iwを駆動用トランジスタ11aに流す。このプログラム電流Iwが流れるように、駆動用トランジスタ11aのゲート(G)端子の電位を設定するのである(設定電位はコンデンサ19に保持される)。

もし、プログラム電流 I wが O (A) であれば、トランジスタ 1 1 a は図 3 3 の (a) の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図 3 3 の (b) で白表示の電流プログラムを行う場合であっても、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ 1 1 a の特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

図33の(b)の電流プログラミング後、図33の(c)に図示するように、トランジスタ11b、トランジスタ11cとオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流 Iw(=Ie)をEL素子15に流し、EL素子15を発光させる。図33の(c)に関しても、図1などで以前に説明をしたので詳細は省略する。

つまり、図33で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aとEL素子15間を切断(電流が流れない状態)し、かつ、駆動用トランジスタのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれ



ば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。かつ、少なくとも第2の動作は第1の動作後に行うものである。なお、リセット駆動を実施するためには、図32の構成のように、トランジスタ11bとトランジスタ11cとを独立に制御できるように、構成しておかねばならない。

画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態)になり、1 H後に電流プログラムが行われる(この時も黒表示状態である。トランジスタ11 dがオフだからである。)。次に、E L 素子15に電流が供給され、画素行は所定輝度(プログラムされた電流)で発光する。つまり、画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。

なお、リセット後、1 H後に電流プログラムを行うとしたがこの期間は、5 H程度以内としてもよい。図33の(a)のリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を5 Hとすれば、5 画素行が黒表示(電流プログラムの画素行もいれると6 画素行)となるはずである。

また、リセット状態は1画素行ずつ行うことに限定するものではなく、 複数画素行ずつ同時にリセット状態にしてもよい。また、複数画素行ず つ同時にリセット状態にし、かつオーバーラップしながら走査してもよ い。たとえば、4画素行を同時にリセットするのであれば、第1の水平 走査期間(1単位)に、画素行(1)(2)(3)(4)をリセット状 態にし、次の第2の水平走査期間に、画素行(3)(4)(5)(6) をリセット状態にし、さらに次の第3の水平走査期間に、画素行(5)(6)(7)(8)をリセット状態にする。また、次の第4の水平走査期間に、画素行(7)(8)(9)(10)をリセット状態にするという駆動状態が例示される。なお、当然、図33の(b)、図33の(c)の駆動状態も図33の(a)の駆動状態と同期して実施される。

また、1画面の画素すべてを同時にあるいは走査状態でリセット状態にしてから、図33の(b)(c)の駆動を実施してもよいことはいうまでもない。また、インターレース駆動状態(1画素行あるいは複数画素行の飛び越し走査)で、リセット状態(1画素行あるいは複数画素行飛び越し)にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明のリセット駆動の説明は、画素行を操作する方式である(つまり、画面の上下方向の制御する)。しかし、リセット駆動の概念は、制御方向が画素行に限定されるものではない。たとえば、画素列方向にリセット駆動を実施してもよいことは言うまでもない。

なお、図33のリセット駆動は、本発明のN倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。特に図22の構成は、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この駆動方法は、ゲート信号線17bを制御し、トランジスタ11dをオンオフ動作させることにより容易に実現できる。このことは以前に説明をした。)を容易に実現できるので、フリッカの発生もなく、良好な画像表示を実現できる。

また、他の駆動方法、たとえば、以降の説明する逆バイアス駆動方式、 プリチャージ駆動方式、突き抜け電圧駆動方式などと組み合わせること によりさらに優れた画像表示を実現できることは言うまでもない。以上 WO 03/091977 PCT/JP03/02535

のように、本発明と同様にリセット駆動も本明細書の他の実施例と組み 合わせて実施することができることは言うまでもない。

図34はリセット駆動を実現する表示装置の構成図である。ゲートドライバ回路12aは、図32におけるゲート信号線17aおよびゲート信号線17bを制御する。ゲート信号線17aにオンオフ電圧を印加することによりトランジスタ11bがオンオフ制御される。また、ゲート信号線17bにオンオフ電圧を印加することによりトランジスタ11dがオンオフ制御される。ゲートドライバ回路12bは、図32におけるゲート信号線17cを制御する。ゲート信号線17cにオンオフ電圧を印加することによりトランジスタ11cがオンオフ制御される。

したがって、ゲート信号線17aはゲートドライバ回路12aで操作し、ゲート信号線17cはゲートドライバ回路12bで操作する。そのため、トランジスタ11bをオンさせて駆動用トランジスタ11aをリセットするタイミングと、トランジスタ111cをオンさせて駆動用トランジスタ11aに電流プログラムを行うタイミングとを自由に設定できる。他の構成などは、以前に説明したものと同一または類似するため説明を省略する。

図35はリセット駆動のタイミングチャートである。ゲート信号線17aにオン電圧を印加し、トランジスタ11bをオンさせ、駆動用トランジスタ11aをリセットしている時には、ゲート信号線17bにはオフ電圧を印加し、トランジスタ11dをオフ状態にしている。したがって、図32の(a)の状態となっている。この期間にIb電流が流れる。

図35のタイミングチャートでは、リセット時間は2H (ゲート信号線17aにオン電圧が印加され、トランジスタ11bがオンする)としているが、これに限定するものではない。2H以上でもよい。また、リセットが極めて高速に行える場合は、リセット時間は1H未満であって

もよい。

リセット期間を何日期間にするかはゲートドライバ回路12に入力するDATA(ST)パルス期間で容易に変更できる。たとえば、ST端子に入力するDATAを2H期間の間日レベルとすれば、各ゲート信号線17aから出力されるリセット期間は2H期間となる。同様に、ST端子に入力するDATAを5H期間の間日レベルとすれば、各ゲート信号線17aから出力されるリセット期間は5H期間となる。

1 H期間のリセット後、画素行(1)のゲート信号線17 c(1)に、 オン電圧が印加される。トランジスタ11 c がオンすることにより、ソ ース信号線18に印加されたプログラム電流 I w がトランジスタ11 c を介して駆動用トランジスタ11 a に書き込まれる。

電流プログラム後、画素(1)のゲート信号線17cにオフ電圧が印加され、トランジスタ11cがオフし、画素がソース信号線と切り離される。同時に、ゲート信号線17aにもオフ電圧が印加され、駆動用トランジスタ11aのリセット状態が解消される(なお、この期間は、リセット状態と表現するよりも、電流プログラム状態と表現する方が適切である)。また、ゲート信号線17bにはオン電圧が印加され、トランジスタ11dがオンして、駆動用トランジスタ11aにプログラムされた電流がEL素子15に流れる。なお、画素行(2)以降についても、画素行(1)と同様であり、また、図35からその動作は明らかであるから説明を省略する。

図35において、リセット期間は1H期間であった。図36はリセット期間を5Hとした実施例である。リセット期間を何H期間にするかはゲートドライバ回路12に入力するDATA(ST)パルス期間で容易に変更できる。図36ではゲートドライバ回路12aのST1端子に入力するDATAを5H期間の間Hレベルし、各ゲート信号線17aから

WO 03/091977 PCT/JP03/02535

出力されるリセット期間を5H期間とした実施例である。リセット期間は、長いほど、リセットが完全に行われ、良好な黒表示を実現できる。しかし、リセット期間の割合分は表示輝度が低下することになる。

図36はリセット期間を5Hとした実施例であった。また、このリセット状態は連続状態であった。しかし、リセット状態は連続して行うことに限定されるものではない。たとえば、各ゲート信号線17aから出力される信号を1Hごとにオンオフ動作させてもよい。このようにオンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブル回路(図示せず)を操作することにより容易に実現できる。また、ゲートドライバ回路12に入力するDATA(ST)パルスを制御することで容易に実現できる。

図34の回路構成では、ゲートドライバ回路12aは少なくとも2つのシフトレジスタ回路(1つはゲート信号線17a制御用、他の1つはゲート信号線17b制御用)が必要であった。そのため、ゲートドライバ回路12aの回路規模が大きくなるという課題があった。図37はゲートドライバ回路12aのシフトレジスタを1つにした実施例である。図37の回路を動作させた出力信号のタイミングチャートは図35のごとくなる。なお、図35と図37とはゲートドライバ回路12a、12bから出力されているゲート信号線17の記号が異なっているので注意が必要である。

図37のOR回路371が付加されていることから明らかであるが、各ゲート信号線17aの出力は、シフトレジスタ回路61aの前段出力とのORをとって出力される。つまり、2H期間、ゲート信号線17aからはオン電圧が出力される。一方、ゲート信号線17cはシフトレジスタ回路61aの出力がそのまま出力される。したがって、1H期間の間、オン電圧が印加される。

たとえば、シフトレジスタ回路61aの2番目にHレベル信号が出力されている時、画素16(1)のゲート信号線17cにオン電圧が出力され、画素16(1)が電流(電圧)プログラムの状態である。同時に、画素16(2)のゲート信号線17aにもオン電圧が出力され、画素16(2)のトランジスタ11bがオン状態となり、画素16(2)の駆動用トランジスタ11aがリセットされる。

同様に、シフトレジスタ回路61aの3番目にHレベル信号が出力されている時、画素16(2)のゲート信号線17cにオン電圧が出力され、画素16(2)が電流(電圧)プログラムの状態である。同時に、画素16(3のゲート信号線17aにもオン電圧が出力され、画素16(3)トランジスタ11bがオン状態となり、画素16(3)駆動用トランジスタ11aがリセットされる。つまり、2H期間、ゲート信号線17aからはオン電圧が出力され、ゲート信号線17cに1H期間、オン電圧が出力される。

プログラム状態の時は、トランジスタ11bとトランジスタ11cが 同時にオン状態となる(図33の(b))ら、非プログラム状態(図3 3の(c))に移行する際、トランジスタ11cがトランジスタ11b よりも先にオフ状態となると、図33の(b)のリセット状態となって しまう。これを防止するためには、トランジスタ11cがトランジスタ 11bよりもあとからオフ状態にする必要がある。そのためには、ゲー ト信号線17aがゲート信号線17cよりも先にオン電圧が印加される ように制御する必要がある。

以上の実施例は、図32(基本的には図1)の画素構成に関する実施 例であった。しかし、本発明はこれに限定されるものではない。たとえば、図38に示すようなカレントミラーの画素構成であっても実施する ことができる。なお、図38ではトランジスタ11eをオンオフ制御す WO 03/091977 PCT/JP03/02535

ることにより、図13、図15などで図示するN倍パルス駆動を実現できる。図39は図38のカレントミラーの画素構成での実施例の説明図である。以下、図39を参照しながら、カレントミラーの画素構成におけるリセット駆動方式について説明をする。

図39の(a)に図示するように、トランジスタ11c、トランジス タ11eをオフ状態にし、トランジスタ11dをオン状態にする。する と、電流プログラム用トランジスタ11bのドレイン (D) 端子とゲー ト(G)端子はショート状態となり、図に示すように I b 電流が流れる。 一般的に、トランジスタ11bは1つ前のフィールド(フレーム)で電 流プログラムされ、電流を流す能力がある (ゲート電位はコンデンサ1 9に1F期間保持され、画像表示をおこなっているから当然である。た だし、完全な黒表示を行っている場合、電流は流れない)。この状態で トランジスタ11eがオフ状態とし、トランジスタ11dがオン状態に すれば、駆動電流 I b がトランジスタ11 a のゲート (G) 端子の方向 に流れる(ゲート(G)端子とドレイン(D)端子がショートされる)。 そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端 子とが同一電位となり、トランジスタ11aはリセット(電流を流さな い状態)になる。また、駆動用トランジスタ11bのゲート(G)端子 は電流プログラム用トランジスタ11aのゲート(G)端子と共通であ るから、駆動用トランジスタ11bもリセット状態となる。

このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、図51などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図39の(a)の状態では、コンデンサ19の端子間には、オフセット電圧(電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ11に電流が流れる)が保持されていることにな

る。このオフセット電圧はトランジスタ11a、トランジスタ11bの特性に応じて異なる電圧値である。したがって、図39の(a)の動作を実施することにより、各画素のコンデンサ19にはトランジスタ11a、トランジスタ11bが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

なお、図39の(a)においても図33の(a)と同様に、リセットの実施時間を長くするほど、Ib電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。したがって、図39の(a)の実施時間は固定値にする必要がある。実験および検討によれば、図39の(a)の実施時間は、1H以上10H(10水平走査期間)以下とすることが好ましい。さらには1H以上5H以下にすることが好ましい。あるいは、20μsec以上2msec以下とすることが好ましい。このことは図・33の駆動方式でも同様である。

図33の(a)も同様であるが、図39の(a)のリセット状態と、図39の(b)の電流プログラム状態とを同期をとって行う場合は、図39の(a)のリセット状態から、図39の(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。つまり、図33の(a)あるいは図39の(a)のリセット状態から、図33の(b)あるいは図39の(b)の電流プログラム状態までの期間が、1H以上10H(10水平走査期間)以下とすることが好ましい。さらには1H以上5H以下にすることが好ましいのである。あるいは、20 μ sec以上2msec以下とすることが好ましいのである。あるいは、20 μ sec以上2msec以下とすることが好ましいのである。まる、300円間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11が完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。

PCT/JP03/02535

また、画面50の輝度も低下する。

WO 03/091977

図39の(a)を実施後、図39の(b)の状態にする。図39の(b)はトランジスタ11c、トランジスタ11dをオンさせ、トランジスタ11eをオフさせた状態である。図39の(b)の状態は、電流プログラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電流Iwを出力(あるいは吸収)し、このプログラム電流Iwを電流プログラム用トランジスタ11aに流す。このプログラム電流Iwが流れるように、駆動用トランジスタ11bのゲート(G)端子の電位をコンデンサ19に設定するのである。

110

もし、プログラム電流 I wが 0 (A) (黒表示)であれば、トランジスタ11bは電流を図33の(a) の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図39の(b) で白表示の電流プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧(各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aあるいはトランジスタ11bの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。

図39の(b)の電流プログラミング後、図39の(c)に図示するように、トランジスタ11c、トランジスタ11dとオフし、トランジスタ11eをオンさせて、駆動用トランジスタ11bからのプログラム電流 Iw(=Ie)をEL素子15に流し、EL素子15を発光させる。図39の(c)に関しても、以前に説明をしたので詳細は省略する。

図33、図39で説明した駆動方式(リセット駆動)は、駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断

(電流が流れない状態。トランジスタ11 e あるいはトランジスタ11 d で行う) し、かつ、駆動用トランジスタのドレイン (D) 端子とゲート (G) 端子 (もしくはソース (S) 端子とゲート (G) 端子、さらに一般的に表現すれば駆動用トランジスタのゲート (G) 端子を含む 2端子) 間をショートする第1の動作と、前記動作の後、駆動用トランジスタに電流(電圧)プログラムを行う第2の動作とを実施するものである。

少なくとも第2の動作は第1の動作後に行うものである。なお、第1の動作における駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断するという動作は、必ずしも必須の条件ではない。もし、第1の動作における駆動用トランジスタ11aあるいはトランジスタ11bとEL素子15間を切断せずに、駆動用トランジスタのドレイン(D)端子とゲート(G)端子間をショートする第1の動作を行っても多少のリセット状態のバラツキが発生する程度で済む場合があるからである。これは、作製したアレイのトランジスタ特性を検討して決定する。

図39のカレントミラーの画素構成は、電流プログラムトランジスタ 11aをリセットすることにより、結果として駆動用トランジスタ11 bをリセットする駆動方法であった。

図39のカレントミラーの画素構成では、リセット状態では、必ずしも駆動用トランジスタ11bとEL素子15間を切断する必要はない。したがって、電流プログラム用トランジスタaのドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば電流プログラム用トランジスタのゲート(G)端子を含む2端子、あるいは駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第1の動作と、前記動作の後、電流プログラム用トランジスタに電流(電圧)プログラムを行う第2の動作とを

実施するものである。そして、少なくとも第2の動作は第1の動作後に 行うものである。

画像表示状態は(もし、瞬時的な変化が観察できるのであれば)、まず、電流プログラムを行われる画素行は、リセット状態(黒表示状態)になり、所定H後に電流プログラムが行われる。画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。

以上の実施例は、電流プログラムの画素構成を中心として説明をしたが、本発明のリセット駆動は電圧プログラムの画素構成にも適用することができる。図43は電圧プログラムの画素構成におけるリセット駆動を実施するための本発明の画素構成(パネル構成)の説明図である。

図43の画素構成では、駆動用トランジスタ11aをリセット動作させるためのトランジスタ11eが形成されている。ゲート信号線17eにオン電圧が印加されることにより、トランジスタ11eがオンし、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子間をショートさせる。また、EL素子15と駆動用トランジスタ11aとの電流経路を切断するトランジスタ11dが形成されている。以下、図44を参照しながら、電圧プログラムの画素構成における本発明のリセット駆動方式について説明をする。

図44の(a)に図示するように、トランジスタ11b、トランジスタ11dをオフ状態にし、トランジスタ11eをオン状態にする。駆動用トランジスタ11aのドレイン(D)端子とゲート(G)端子はショート状態となり、図に示すようにIb電流が流れる。そのため、トランジスタ11aのゲート(G)端子とドレイン(D)端子とが同一電位となり、駆動用トランジスタ11aはリセット(電流を流さない状態)になる。なお、トランジスタ11aをリセットする前に、図33あるいは

図39で説明したように、HD同期信号に同期して、最初にトランジスタ11dをオンさせ、トランジスタ11eをオフさせて、トランジスタ11aに電流を流しておく。その後、図44の(a)の動作を実施する。

このトランジスタ11a、トランジスタ11bのリセット状態(電流を流さない状態)は、図41などで説明した電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図44の(a)の状態では、コンデンサ19の端子間には、オフセット電圧(リセット電圧)が保持されていることになる。このリセット電圧は駆動用トランジスタ11aの特性に応じて異なる電圧値である。つまり、図44の(a)の動作を実施することにより、各画素のコンデンサ19には駆動用トランジスタ11aが電流を流さない(つまり、黒表示電流(ほとんど0に等しい))状態が保持されることになるのである(電流が流れ始める開始電圧にリセットされた)。

なお、電圧プログラムの画素構成においても、電流プログラムの画素構成と同様に、図44の(a)のリセットの実施時間を長くするほど、 I b 電流が流れ、コンデンサ19の端子電圧が小さくなる傾向がある。 したがって、図44の(a)の実施時間は固定値にする必要がある。実施時間は、0.2 H以上5 H(5 水平走査期間)以下とすることが好ましい。さらには0.5 H以上4 H以下にすることが好ましい。あるいは、 2μ s e c 以上4 0 0 μ s e c 以下とすることが好ましい。

また、ゲート信号線17eは前段の画素行のゲート信号線17aと共通にしておくことが好ましい。つまり、ゲート信号線17eと前段の画素行のゲート信号線17aとをショート状態で形成する。この構成を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着目画素行より少なくとも1H前以上に選択される画素行のゲート信号線波形を用いるものである。したがって、1画素行前に限定されるものではない。

たとえば、2画素行前のゲート信号線の信号波形を用いて着目画素の駆動用トランジスタ11aのリセットを実施してもよい。

前段ゲート制御方式をさらに具体的に記載すれば以下のようになる。 着目する画素行が(N)画素行とし、そのゲート信号線がゲート信号線 17e(N)、ゲート信号線17a(N)とする。1 H前に選択される 前段の画素行は、画素行が(N-1)画素行とし、そのゲート信号線が ゲート信号線17e(N-1)、ゲート信号線17a(N-1)とする。 また、着目画素行の次の1 H後に選択される画素行が(N+1)画素行 とし、そのゲート信号線がゲート信号線17e(N+1)、ゲート信号 線17a(N+1)とする。

第(N-1)H期間では、第(N-1)画素行のゲート信号線17a (N-1) にオン電圧が印加されると、第(N)画素行のゲート信号線17e(N)と前段の画素行のゲート信号線17a(N-1)とがショート状態で形成されているからである。したがって、第(N-1)画素行の画素のトランジスタ11b(N-1)がオンし、ソース信号線18の電圧が駆動用トランジスタ11a(N-1)のゲート(G)端子に書き込まれる。同時に、第(N)画素行の画素のトランジスタ11e(N)がオンし、駆動用トランジスタ11a(N)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ11a(N)がリセットされる。

第(N-1)H期間の次の第(N)期間では、第(N)画素行のゲート信号線 1.7a (N)にオン電圧が印加されると、第(N+1)画素行のゲート信号線 1.7e (N+1)にもオン電圧が印加される。したがって、第(N)画素行の画素のトランジスタ 1.1b (N)がオンし、ソース信号線 1.8 に印加されている電圧が駆動用トランジスタ 1.1a (N)

のゲート (G) 端子に書き込まれる。同時に、第 (N+1) 画素行の画素のトランジスタ11e (N+1) がオンし、駆動用トランジスタ11 a (N+1) のゲート (G) 端子とドレイン (D) 端子間がショートされ、駆動用トランジスタ11a (N+1) がリセットされる。

以下同様に、第(N)H期間の次の第(N+1)期間では、第(N+1)画素行のゲート信号線17a(N+1)にオン電圧が印加されると、第(N+2)画素行のゲート信号線17e(N+2)にもオン電圧が印加される。したがって、第(N+1)画素行の画素のトランジスタ11b(N+1)がオンし、ソース信号線18に印加されている電圧が駆動用トランジスタ11a(N+1)のゲート(G)端子に書き込まれる。同時に、第(N+2)画素行の画素のトランジスタ11e(N+2)がオンし、駆動用トランジスタ11a(N+2)のゲート(G)端子とドレイン(D)端子間がショートされ、駆動用トランジスタ11a(N+2)がリセットされる。

以上の本発明の前段ゲート制御方式では、1 H期間、駆動用トランジスタ11aはリセットされ、その後、電圧(電流)プログラムが実施される。

図33の(a)も同様であるが、図44の(a)のリセット状態と、図44の(b)の電圧プログラム状態とを同期をとって行う場合は、図44の(a)のリセット状態から、図44の(b)の電流プログラム状態までの期間が固定値(一定値)となるから問題はない(固定値にされている)。この期間が短いと駆動用トランジスタ11が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ11aが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面12の輝度も低下する。

図44の(a)を実施後、図44の(b)の状態にする。図44の(b)

はトランジスタ11bをオンさせ、トランジスタ11e、トランジスタ 11dをオフさせた状態である。図44の(b)の状態は、電圧プログ ラムを行っている状態である。つまり、ソースドライバ回路14からプログラム電圧を出力し、このプログラム電圧を駆動用トランジスタ11 aのゲート(G)端子に書き込む(駆動用トランジスタ11aのゲート (G)端子の電位をコンデンサ19に設定する)。なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ11dを必ずしもオフさせる必要はない。また、図13、図15などのN倍パルス駆動などと組み合わせること、あるいは以上のような、間欠N/K倍パルス駆動(1画面に点灯領域を複数設ける駆動方法である。この駆動方法は、トランジスタ11eをオンオフ動作させることにより容易に実現できる)を実施する必要がなければ、トランジスタ11eが必要でない。このことは以前に説明をしたので、説明を省略する。

図43の構成あるいは図44の駆動方法で白表示の電圧プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧(各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧)から電圧プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ11aの特性バラツキによる階調 誤差がなく、良好な画像表示を実現できる。

図44の(b)の電流プログラミング後、図44の(c)に図示するように、トランジスタ11bをオフし、トランジスタ11dをオンさせて、駆動用トランジスタ11aからのプログラム電流をEL素子15に流し、EL素子15を発光させる。

以上のように、図43の電圧プログラムにおける本発明のリセット駆動は、まず、HD同期信号に同期して、最初にトランジスタ11dをオ

ンさせ、トランジスタ11 e をオフさせて、トランジスタ11 a に電流を流す第1の動作と、トランジスタ11 a とE L素子15間を切断し、かつ、駆動用トランジスタ11 a のドレイン(D)端子とゲート(G)端子(もしくはソース(S)端子とゲート(G)端子、さらに一般的に表現すれば駆動用トランジスタのゲート(G)端子を含む2端子)間をショートする第2の動作と、前記動作の後、駆動用トランジスタ11 a に電圧プログラムを行う第3の動作を実施するものである。

以上の実施例では、駆動用トランジスタ素子11a(図1の画素構成の場合)からEL素子15に流す電流を制御するのに、トランジスタ11dをオンオフさせて行う。トランジスタ11dをオンオフさせるためには、ゲート信号線17bを走査する必要があり、走査のためには、シフトレジスタ回路61(ゲートドライバ回路12)が必要となる。しかし、シフトレジスタ回路61は規模が大きく、ゲート信号線17bの制御にシフトレジスタ回路61を用いたのでは狭額縁化できない。図40で説明する方式は、この課題を解決するものである。

なお、本発明は、主として図1などに図示する電流プログラムの画素 構成を例示して説明をするが、これに限定するものではなく、図38な どで説明した他の電流プログラム構成(カレントミラーの画素構成)で あっても適用できることはいうまでもない。また、ブロックでオンオフ する技術的概念は、図41などの電圧プログラムの画素構成であっても 適用できることは言うまでもない。また、本発明は、EL素子15に流 れる電流を間欠にする方式であるから、図50などで説明する逆バイア ス電圧を印加する方式とも組み合わせることができることは言うまでも ない。以上のように、本発明は他の実施例と組み合わせて実施すること ができる。

図40はブロック駆動方式の実施例である。まず、説明を容易にする

ため、ゲートドライバ回路12は基板71に直接形成したか、もしくは シリコンチップのゲートドライバIC12を基板71に積載したとして 説明をする。また、ソースドライバ回路14およびソース信号線18は 図面が煩雑になるため省略する。

図40において、ゲート信号線17aはゲートドライバ回路12と接続されている。一方、各画素のゲート信号線17bは点灯制御線401と接続されている。図40では4本のゲート信号線17bが1つの点灯制御線401と接続されている。

なお、4本のゲート信号線17bでブロックするというのはこれに限定するものではなく、それ以上であってもよいことは言うまでもない。一般的に表示画面50は少なくとも5以上に分割することが好ましい。さらに好ましくは、10以上に分割することが好ましい。さらには、20以上に分割することが好ましい。分割数が少ないと、フリッカが見えやすい。あまりにも分割数が多いと、点灯制御線401の本数が多くなり、点灯制御線401のレイアウトが困難になる。

したがって、QCIF表示パネルの場合は、垂直走査線の本数が220本であるから、少なくとも、220/5=44本以上でブロック化する必要があり、好ましくは、220/10=11以上でブロック化する必要がある。ただし、奇数行と偶数行で2つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、2つのブロック化で十分の場合がある。

図40の実施例では、点灯制御線401a、401b、401c、401d……401nと順次、オン電圧(Vgl)を印加するか、もしくはオフ電圧(Vgh)を印加し、ブロックごとにEL素子15に流れる電流をオンオフさせる。

なお、図40の実施例では、ゲート信号線17bと点灯制御線401

とがクロスすることがない。したがって、ゲート信号線17bと点灯制御線401とのショート欠陥は発生しない。また、ゲート信号線17b と点灯制御線401とが容量結合することがないため、点灯制御線40 1からゲート信号線17b側を見た時の容量付加が極めて小さい。したがって、点灯制御線401を駆動しやすい。

ゲートドライバ回路12にはゲート信号線17aが接続されている。ゲート信号線17aにオン電圧を印加することにより、画素行が選択され、選択された各画素のトランジスタ11b、11cはオンして、ソース信号線18に印加された電流(電圧)を各画素のコンデンサ19にプログラムする。一方、ゲート信号線17bは各画素のトランジスタ11dのゲート(G)端子と接続されている。したがって、点灯制御線401にオン電圧(Vg1)が印加されたとき、駆動用トランジスタ11aとEL素子15との電流経路を形成し、逆にオフ電圧(Vgh)が印加された時は、EL素子15のアノード端子をオープンにする。

なお、点灯制御線401に印加するオンオフ電圧の制御タイミングと、 ゲートドライバ回路12がゲート信号線17aに出力する画素行選択電 圧(Vgl)のタイミングは1水平走査クロック(1H)に同期してい ることが好ましい。しかし、これに限定するものではない。

点灯制御線401に印加する信号は単に、EL素子15への電流をオンオフさせるだけである。また、ソースドライバ回路14が出力する画像データと同期がとれている必要もない。点灯制御線401に印加する信号は、各画素16のコンデンサ19にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がとれている必要はない。また、同期する場合であってもクロックは1H信号に限定されるものではなく、1/2Hでも、1/4Hであってもよい。

図38に図示したカレントミラーの画素構成の場合であっても、ゲート信号線17bを点灯制御線401に接続することにより、トランジスタ11eをオンオフ制御できる。したがって、ブロック駆動を実現できる。

なお、図32において、ゲート信号線17aを点灯制御線401に接続し、リセットを実施すれば、プロック駆動を実現できる。つまり、本発明のブロック駆動とは、1つの制御線で、複数の画素行を同時に非点灯(あるいは黒表示)とする駆動方法である。

以上の実施例は、1画素行ごとに1本の選択画素行を配置(形成)する構成であった。本発明は、これに限定するものではなく、複数の画素行で1本の選択ゲート信号線を配置(形成)してもよい。

図41はその実施例である。なお、説明を容易にするため、画素構成は図1の場合を主として例示して説明をする。図41では画素行の選択ゲート信号線17aは3つの画素(16R、16G、16B)を同時に選択する。Rの記号とは赤色の画素関連を意味し、Gの記号とは緑色の画素関連を意味し、Bの記号とは青色の画素関連を意味するものとする。

したがって、ゲート信号線17aの選択により、画素16R、画素16Gおよび画素16Bが同時に選択されデータ書き込み状態となる。画素16Rはソース信号線18Rからデータをコンデンサ19Rに書き込み、画素16Gはソース信号線18Gからデータをコンデンサ19Gに書き込む。画素16Bはソース信号線18Bからデータをコンデンサ19Bに書き込む。

画素16Rのトランジスタ11dはゲート信号線17bRに接続されている。また、画素16Gのトランジスタ11dはゲート信号線17bGに接続され、画素16Bのトランジスタ11dはゲート信号線17bBに接続されている。したがって、画素16RのEL素子15R、画素

WO 03/091977 PCT/JP03/02535

16GのEL素子15G、画素16BのEL素子15Bは別個にオンオフ制御することができる。つまり、EL素子15R、EL素子15G、EL素子15Bはそれぞれのゲート信号線17bR、17bG、17bBを制御することにより、点灯時間、点灯周期を個別に制御可能である。

この動作を実現するためには、図6の構成において、ゲート信号線17aを走査するシフトレジスタ回路61と、ゲート信号線17bRを走査するシフトレジスタ回路61と、ゲート信号線17bGを走査するシフトレジスタ回路61と、ゲート信号線17bBを走査するシフトレジスタ回路61の4つを形成(配置)することが適切である。

なお、ソース信号線18に所定電流のN倍の電流を流し、EL素子15に所定電流のN倍の電流を1/Nの期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線17に印加した信号パルスがコンデンサ19に突き抜け、コンデンサ19に所望の電圧値(電流値)を設定できないからである。一般的にコンデンサ19には所望の電圧値(電流値)が設定される。たとえば、10倍の電流値を設定するように駆動しても、5倍程度の電流しかコンデンサ19には設定されない。たとえば、N=10としても実際にEL素子15に流れる電流はN=5の場合と同一となる。したがって、本発明はN倍の電流値を設定し、N倍に比例したあるいは対応する電流をEL素子15に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をEL素子15にパルス状に印加する駆動方法である。

また、所望値より電流(そのまま、EL素子15に連続して電流を流すと所望輝度よりも高くなるような電流)を駆動用トランジスタ11a (図1を例示する場合)に電流(電圧)プログラムを行い、EL素子15に流れる電流を間欠にすることにより、所望のEL素子の発光輝度を得るものである。 なお、このコンデンサ19への突き抜けによる補償回路は、ソースド ライバ回路14内に導入する。この事項については後ほど説明をする。

また、図1などのスイッチングトランジスタ11b、11cなどはN チャンネルで形成することが好ましい。コンデンサ19への突き抜け電 圧が低減するからである。また、コンデンサ19のオフリークも減少す るから、10Hz以下の低いフレームレートにも適用できるようになる。

また、画素構成によっては、突き抜け電圧がEL素子15に流れる電流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表示のコントラスト感が増加する。したがって、良好な画像表示を実現できる。

逆に、図1のスイッチングトランジスタ11b、11cをPチャンネルにすることにより突き抜けを発生させて、より黒表示を良好にする方法も有効である。Pチャンネルトランジスタ11bがオフするときにはVgh電圧となる。そのため、コンデンサ19の端子電圧がVdd側に少しシフトする。そのため、トランジスタ11aのゲート(G)端子電圧は上昇し、より黒表示となる。また、第1階調表示とする電流値を大きくすることができるから(階調1までに一定のベース電流を流すことができる)、電流プログラム方式で書き込み電流不足を軽減できる。

以下、図面を参照しながら本発明の他の駆動方式について説明をする。 図174は本発明のシーケンス駆動を実施するための表示パネルの説明 図である。ソースドライバ回路14は接続端子761にR、G、Bデー タを切り替えて出力する。したがって、ソースドライバ回路14の出力 端子数は図48などの場合に比較して1/3の出力端子数ですむ。

ソースドライバ回路14から接続端子761に出力する信号は、出力 切り替え回路1741のよりソース信号線18R、18G、18Bに振 り分けられる。出力切り替え回路1741はポリシリコン技術で基板7 1に直接形成する。また、出力切り替え回路1741はシリコンチップで形成し、COG技術で基板71に実装してもよい。また、出力切り替え回路1741をソースドライバ回路14の回路として、ソースドライバ回路14に内蔵させてもよい。

切り替えスイッチ1742がR端子に接続されている時は、ソースドライバ回路14からの出力信号は、ソース信号線18Rに印加される。切り替えスイッチ1742がG端子に接続されている時は、ソースドライバ回路14からの出力信号は、ソース信号線18Gに印加される。切り替えスイッチ1742がB端子に接続されている時は、ソースドライバ回路14からの出力信号は、ソース信号線18Bに印加される。

なお、図175の構成では、切り替えスイッチ1742がR端子に接続されている時は、切り替えスイッチのG端子およびB端子はオープンである。したがって、ソース信号線18Gおよび18Bに入力される電流は0Aである。したがって、ソース信号線18Gおよび18Bに接続された画素16は黒表示となる。

切り替えスイッチ1742がG端子に接続されている時は、切り替え スイッチのR端子およびB端子はオープンである。したがって、ソース 信号線18Rおよび18Bに入力される電流は0Aである。したがって、 ソース信号線18Rおよび18Bに接続された画素16は黒表示となる。

なお、図175の構成では、切り替えスイッチ1742がB端子に接続されている時は、切り替えスイッチのR端子およびG端子はオープンである。したがって、ソース信号線18Rおよび18Gに入力される電流は0Aである。したがって、ソース信号線18Rおよび18Gに接続された画素16は黒表示となる。

基本的には、1フレームが3フィールドで構成される場合、第1フィールドで、表示画面50の画素16に順次R画像データが書き込まれる。

WO 03/091977 PCT/JP03/02535

第2フィールドでは、表示画面50の画素16に順次G画像データが書き込まれる。また、第3フィールドでは、表示画面50の画素16に順次B画像が書き込まれる。

以上のように、フィールドごとにRデータ \rightarrow Gデータ \rightarrow Bデータ \rightarrow R データ \rightarrow ・・・・ が順次書き換えられシーケンス駆動が実現される。図1のようにスイッチングトランジスタ11dをオンオフさせて、 N倍パルス駆動を実現することなどは、図5、図13、図16などで説明をした。これらの駆動方法をシーケンス駆動と組み合わせることができることは言うまでもない。

また、先に説明した実施例では、R画素16に画像データを書き込む時は、G画素およびB画素には黒データを書き込むとした。G画素16に画像データを書き込む時は、R画素およびB画素には黒データを書き込むとした。B画素16に画像データを書き込む時は、R画素およびG画素には黒データを書き込むとした。本発明はこれに限定するものではない。

たとえば、R画素16に画像データを書き込む時は、G画素およびB画素の画像データは前フィールドで書き換えられた画像データを保持するようにしてもよい。このように駆動すれば画面50輝度を明るくすることができる。G画素16に画像データを書き込む時は、R画素およびB画素の画像データは前フィールドで書き換えられた画像データを保持するようにする。B画素16に画像データを書き込む時は、G画素およびR画素の画像データは前フィールドで書き換えられた画像データを保持する。

以上のように、書き換えている色画素以外の画素の画像データを保持 するには、RGB画素でゲート信号線17aを独立に制御できるように すればよい。たとえば、図174に図示するように、ゲート信号線17 WO 03/091977 PCT/JP03/02535

a Rは、R画素のトランジスタ11b、トランジスタ11cのオンオフを制御する信号線とする。また、ゲート信号線17aGは、G画素のトランジスタ11b、トランジスタ11cのオンオフを制御する信号線とする。ゲート信号線17aBは、B画素のトランジスタ11b、トランジスタ11cのオンオフを制御する信号線とする。一方、ゲート信号線17bはR画素、G画素、B画素のトランジスタ11dを共通でオンオフさせる信号線とする。

以上のように構成すれば、ソースドライバ回路14がRの画像データを出力し、切り替えスイッチ1742がR接点に切り替わっているときは、ゲート信号線17aRにオン電圧を印加し、ゲート信号線aGとゲート信号線aBとにオフ電圧を印加することができる。したがって、Rの画像データをR画素16に書き込み、G画素16およびB画素16は前にフィールドの画像データを保持したままにできる。

第2フィールドでソースドライバ回路14がGの画像データを出力し、切り替えスイッチ1742がG接点に切り替わっているときは、ゲート信号線17aGにオン電圧を印加し、ゲート信号線aRとゲート信号線aBとにオフ電圧を印加することができる。したがって、Gの画像データをG画素16に書き込み、R画素16およびB画素16は前にフィールドの画像データを保持したままにできる。

第3フィールドでソースドライバ回路14がBの画像データを出力し、切り替えスイッチ1742がB接点に切り替わっているときは、ゲート信号線17aBにオン電圧を印加し、ゲート信号線aRとゲート信号線aGとにオフ電圧を印加することができる。したがって、Bの画像データをB画素16に書き込み、R画素16およびG画素16は前にフィールドの画像データを保持したままにできる。

図174の実施例では、RGBごとに画素16のトランジスタ11b

をオンオフさせるゲート信号線17aを形成あるいは配置するとした。 しかし、本発明はこれに限定されるものではない。たとえば、図175 に図示するように、RGBの画素16に共通のゲート信号線17aを形 成または配置する構成であってもよい。

図174などの構成において、切り替えスイッチ1742がRのソース信号線を選択しているときは、Gのソース信号線とBのソース信号線はオープンになるとして説明をした。しかし、オープン状態は電気的にはフローティング状態であり、好ましいことではない。

図175は、このフローティング状態をなくすために対策を行った構成である。出力切り替え回路1741の切り替えスイッチ1742のa端子はVaa電圧(黒表示となる電圧)に接続されている。b端子はソースドライバ回路14の出力端子と接続されている。切り替えスイッチ1742はRGBそれぞれに設けられている。

図175の状態では、切り替えスイッチ1742RはVaa端子に接続されている。したがって、ソース信号線18Rには、Vaa電圧(黒電圧)が印加されている。切り替えスイッチ1742GはVaa端子に接続されている。したがって、ソース信号線18Gには、Vaa電圧(黒電圧)が印加されている。切り替えスイッチ1742Bはソースドライバ回路14の出力端子に接続されている。したがって、ソース信号線18Bには、Bの映像信号が印加されている。

以上の状態では、B画素の書き換え状態であり、R画素とG画素には 黒表示電圧が印加される。以上のように切り替えスイッチ1742を制 御することにより、画素16の画像は書き換えられる。なお、ゲート信 号線17bの制御などに関しては以前説明した実施例と同様であるので 説明を省略する。

以上の実施例では、第1フィールドでR画素16を書き換え、第2フ

WO 03/091977 PCT/JP03/02535

ィールドでG画素16を書き換え、第3フィールドでB画素16を書き換えるとした。つまり、1フィールドごとに書き換えられる画素の色が変化する。本発明はこれに限定されるものではない。1水平走査期間(1日)ごとに書き換える画素の色を変化させてもよい。たとえば、1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換え、・・・・と駆動する方法である。もちろん、2H以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよいし、1/3フィールドごとに書き換える画素の色を変化させてもよい。

図176は1日ごとに書き換える画素の色を変化させた実施例である。なお、図176から図178において、斜線でしめした画素16は、画素を書き換えずに前フィールドの画像データを保持していること、もしくは、黒表示にされていることを示している。もちろん、画素を黒表示したり、前フィールドのデータを保持したりと繰り返し実施してもよい。なお、図174から図178の駆動方式において、図13などのN倍パルス駆動やM行同時駆動を実施してもよいことは言うまでもない。図174から図178などは画素16の書き込み状態を説明している。EL素子15の点灯制御は説明しないが、以前あるいは以降に説明する実施例を組み合わせることができることは言うまでもない。

また、1フレームは3フィールドで構成されることに限定されるものではない。2フィールドでもよいし、4フィールド以上でもよい。1フレームが2フィールドで、RGBの3原色の場合は、第1フィールドで、RとG画素を書き換え、第2フィールドでB画素を書き換えるという実施例が例示される。また、1フレームが4フィールドで、RGBの3原色の場合は、第1フィールドで、R画素を書き換え、第2フィールドでG画素を書き換え、第3フィールドでB画素を書き換

えるという実施例が例示される。これらのシーケンスは、RGBのEL素子15の発光効率を考慮して検討することにより効率よくホワイトバーランスをとることができる。

以上の実施例では、第1フィールドでR画素16を書き換え、第2フィールドでG画素16を書き換え、第3フィールドでB画素16を書き換えるとした。つまり、1フィールドごとに書き換えられる画素の色が変化する。

図176の実施例では、第1フィールドの1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換え、・・・・・と駆動する方法である。もちろん、2H以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよいし、1/3フィールドごとに書き換える画素の色を変化させてもよい。

図176の実施例では、第1フィールドの1H目にR画素を書き換え、2H番目にG画素を書き換え、3H番目にB画素を書き換え、4H番目にR画素を書き換える。第2フィールドの1H目にG画素を書き換え、2H番目にB画素を書き換え、3H番目にR画素を書き換え、4H番目にG画素を書き換える。第3フィールドの1H目にB画素を書き換え、2H番目にR画素を書き換え、3H番目にG画素を書き換え、4H番目にB画素を書き換え、3H番目にG画素を書き換え、4H番目にB画素を書き換える。

以上のように、各フィールドでR、G、B画素を任意にあるいは所定の規則性を持って書き換えることにより、R、G、Bのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。

図177では、1Hごとに書き換えられる画素16の色数は複数となっている。図176では、第1フィールドにおいて、1H番目は書き換えられる画素16はR画素であり、2H番目は書き換えられる画素16

はG画素である。また、3H番目は書き換えられる画素16はB画素であり、4H番目は書き換えられる画素16はR画素である。

図177では、1Hごとに、書き換える画素の色位置を異ならせている。各フィールドでR、G、B画素を異ならせ(所定の規則性を持っていてもよいことは言うまでもない)、順次書き換えることにより、R、G、Bのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。

なお、図177の実施例においても、各絵素(RGB画素の組)では、 RGBの点灯時間あるいは発光強度を一致させる。このことは、図17 5、図176などの実施例においても当然実施することは言うまでもない。色ムラになるからである。

図177のように、1Hごとに書き換える画素の色数(図177の第1フィールドの1H番目は、R、G、Bの3色が書き換えられている)を複数にするのは、図174において、ソースドライバ回路14が各出力端子に任意(一定の規則性があってもよい)の色の映像信号を出力できるように構成し、切り替えスイッチ1742が接点R、G、Bを任意(一定の規則性があってもよい)に接続できるように構成すればよい。

図178の実施例の表示パネルでは、RGBの3原色に加えて、W(白)の画素16Wを有している。画素16Wを形成または配置することにより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。図178の(a)は1画素行に、R、G、B、W画素16を形成した実施例である。図178の(b)は、1画素行ごとに、RGBWの画素16を配置した構成である。

図178の駆動方法においても、図176、図177などの駆動方式 を実施できることは言うまでもない。また、N倍パルス駆動や、M画素 行同時駆動などを実施できることは言うまでもない。これらの事項は、 当業者であれば本明細書により容易に具現化できるので説明を省略する。なお、本発明は説明を容易にするため、本発明の表示パネルはRGBの3原色を有するとして説明しているが、これに限定するものではない。RGBに加えて、シアン、イエロー、マゼンダを加えても良いし、R、G、Bのいずれかの単色、R、G、Bのいずれかの2色を用いた表示パネルであってもよい。

また、以上のシーケンス駆動方式では、フィールドごとにRGBを操作するとしてが、本発明はこれに限定されるものではないことは言うまでもない。また、図174から図178の実施例は、画素16に画像データを書き込む方法について説明したものである。図1などのトランジスタ11dを操作し、EL素子15に電流を流して画像を表示する方式を説明したものではない(もちろん、関連している)。EL素子15に流れる電流は、図1の画素構成では、トランジスタ11dを制御することにより行う。

また、図176、図177などの駆動方法では、トランジスタ11d (図1の場合)を制御することにより、RGB画像を順次表示することができる。たとえば、図179の(a)は1フレーム(1フィールド)期間にR表示領域53R、G表示領域53G、B表示領域53Bを画面の上から下方向(下方向から上方向でもよい)に走査する。RGBの表示領域以外の領域は非表示領域52とする。つまり、間欠駆動を実施する。

図179の(b)は1フィールド(1フレーム)期間にRGB表示領域53を複数発生するように実施した実施例である。この駆動方法は、図16の駆動方法と類似である。したがって、説明を必要としないである。図179の(b)に表示領域53を複数に分割することにより、フリッカの発生はより低フレームレートでもなくなる。

図180の(a)は、RGBの表示領域53で表示領域53の面積を 異ならせたものである(表示領域53の面積は点灯期間に比例すること は言うまでもない)。図180の(a)では、R表示領域53RとG表 示領域53Gと面積を同一にしている。G表示領域53GよりB表示領 域53Bの面積を大きくしている。有機EL表示パネルでは、Bの発光 効率が悪い場合が多い。図180の(a)のようにB表示領域53Bを 他の色の表示領域53よりも大きくすることにより、効率よくホワイト バランスをとることができるようになる。

図180の(b)は、1フィールド(フレーム)期間で、B表示期間53Bが複数(53B1、53B2)となるようにした実施例である。図180の(a)は1つのB表示領域53Bを変化させる方法であった。変化させることによりホワイトバランスを良好に調整できるようにする。図180の(b)は、同一面積のB表示領域53Bを複数表示させることにより、ホワイトバランスを良好にする。

本発明の駆動方式は図180の(a)と図180の(b)のいずれに限定するものではない。R、G、Bの表示領域53を発生し、また、間欠表示することにより、結果として動画ボケを対策し、画素16への書き込み不足を改善することを目的としている。なお、図16の駆動方法では、R、G、Bが独立の表示領域53は発生しない。RGBが同時に表示される(W表示領域53が表示されると表現すべきである)。なお、図180の(a)と図180の(b)とは組み合わせてもよいことはいうまでもない。たとえば、図180の(a)のRGBの表示面積53を変化し、かつ図180の(b)のRGBの表示領域53を複数発生させる駆動方法の実施である。

なお、図179から図180の駆動方式は、図174から図178の本発明の駆動方式に限定されるものではない。図41のように、RGB

PCT/JP03/02535

ごとにEL素子15(EL素子15R、EL素子15G、EL素子15 B)に流れる電流を制御できる構成あれば、図179、図180の駆動方式を容易に実施できることは言うでもないであろう。ゲート信号線17bRにオンオフ電圧を印加することにより、R画素16Rをオンオフ制御することができる。ゲート信号線17bGにオンオフ電圧を印加することにより、G画素16Gをオンオフ制御することができる。ゲート信号線17bBにオンオフ電圧を印加することにより、B画素16Bをオンオフ制御することができる。

また、以上の駆動を実現するためには、図181に図示するように、 ゲート信号線17bRを制御するゲートドライバ回路12bR、ゲート 信号線17bGを制御するゲートドライバ回路12bG、ゲート信号線 17bBを制御するゲートドライバ回路12bBを形成または配置すれ ばよい。図181のゲートドライバ12bR、12bG、12bBを図 6などで説明した方法で駆動することにより、図179、図180の駆 動方法を実現できる。もちろん、図181の表示パネルの構成で、図1

また、図174から図177の構成で、画像データを書き換える画素 16以外の画素16に、黒画像データを書き換える方式であれば、EL 素子15Rを制御するゲート信号線17bR、EL素子15Gを制御す るゲート信号線17bG、EL素子15Bを制御するゲート信号線bB が分離されておらず、RGB画素に共通のゲート信号線17bであって も、図179、図180の駆動方式を実現できることは言うまでもない。

図15、図18、図21などでは、ゲート信号線17b(EL側選択信号線)は1水平走査期間(1H)を単位として、オン電圧(Vgl)、オフ電圧(Vgh)を印加するとして説明をした。しかし、EL素子15の発光量は、流す電流が定電流の時、流す時間に比例する。したがっ

て、流す時間は1 H単位に限定する必要はない。

図194は、1/4duty駆動である。4H期間に1H期間の間、 ゲート信号線17b(EL側選択信号線)にオン電圧が印加され、水平 同期信号(HD)に同期してオン電圧が印加されている位置が走査され る。したがって、オン時間は1H単位である。

しかし、本発明はこれに限定するものではなく、図197に図示するように1H未満(図197は1/2H)としてもよく、また、1H以下としてもよい。つまり、1H単位に限定されるものではなく、1H単位以外の発生も容易である。ゲートドライバ回路12b(ゲート信号線17bを制御する回路である)の出力段に形成または配置されたOEV2回路を用いればよい。

アウトプットイネーブル (OEV) の概念を導入するため、以下のように規定する。OEV制御を行うことにより、1水平走査期間 (1H) 以内のゲート信号線17a、17bにオンオフ電圧 (Vg1電圧、Vg h電圧) を画素16に印加できるようになる。

説明を容易にするため、本発明の表示パネルでは、電流プログラムを行う画素行を選択するゲート信号線17a(図1の場合)であるとして説明をする。また、ゲート信号線17aを制御するゲートドライバ回路12aの出力をWR側選択信号線と呼ぶ。EL素子15を選択するゲート信号線17b(図1の場合)であるとして説明をする。また、ゲート信号線17bを制御するゲートドライバ回路12bの出力をEL側選択信号線と呼ぶ。

ゲートドライバ回路12は、スタートパルスが入力され、入力されたスタートパルスが保持データとして順次シフトレジスタ内をシフトする。ゲートドライバ回路12aのシフトレジスタ内の保持データにより、WR側選択信号線に出力される電圧がオン電圧(Vgl)かオフ電圧(V

gh)かが決定される。さらに、ゲートドライバ回路12aの出力段には、強制的に出力をオフにするOEV1回路(図示せず)が形成または配置されている。OEV1回路がLレベルの時には、ゲートドライバ回路12aの出力であるWR側選択信号をそのままゲート信号線17aに出力する。以上の関係をロジック的に図示すれば、図224の(a)の関係となる(OR回路である)。なお、オン電圧をロジックレベルのL(0)とし、オフ電圧をロジック電圧のH(1)としている。

つまり、ゲートドライバ回路12aがオフ電圧を出力している場合は、ゲート信号線17aにオフ電圧が印加される。ゲートドライバ回路12aがオン電圧(ロジックではLレベル)を出力している場合は、OR回路でOEV1回路の出力とORが取られてゲート信号線17aに出力される。つまり、OEV1回路は、Hレベルの時、ゲートドライバ信号線17aに出力する電圧をオフ電圧(Vgh)にする(図224のタイミングチャートの例を参照のこと)。

ゲートドライバ回路12bのシフトレジスタ内の保持データにより、ゲート信号線17b(EL側選択信号線)に出力される電圧がオン電圧 (Vg 1)かオフ電圧 (Vg h)かが決定される。さらに、ゲートドライバ回路12bの出力段には、強制的に出力をオフにするOEV2回路 (図示せず)が形成または配置されている。OEV2回路がLレベルの時には、ゲートドライバ回路12bの出力をそのままゲート信号線17bに出力する。以上の関係をロジック的に図示すれば、図116の(a)の関係となる。なお、オン電圧をロジックレベルのL(0)とし、オフ電圧をロジック電圧のH(1)としている。

つまり、ゲートドライバ回路 1 2 b がオフ電圧を出力している場合(E L側選択信号はオフ電圧)は、ゲート信号線 1 7 b にオフ電圧が印加される。ゲートドライバ回路 1 2 b がオン電圧(ロジックではL レベル) を出力している場合は、OR回路でOEV2回路の出力とORが取られてゲート信号線17bに出力される。つまり、OEV2回路は、入力信号がHレベルの時、ゲートドライバ信号線17bに出力する電圧をオフ電圧(Vgh)にする。したがって、OEV2回路のよりEL側選択信号がオン電圧出力状態であっても、強制的にゲート信号線17bに出力される信号はオフ電圧(Vgh)になる。なお、OEV2回路の入力がLであれば、EL側選択信号がスルーでゲート信号線17bに出力される(図224のタイミングチャートの例を参照のこと)。

なお、OEV2の制御により、画面輝度を調整する。画面輝度により変化できる明るさの許容範囲がある。図223は許容変化(%)と画面輝度(nt)の関係を図示したものである。図223でわかるように、比較的暗い画像で許容変化量が小さい。したがって、OEV2による制御あるいはduty比制御による画面50の輝度調整は、画面50輝度を考慮して制御する。制御による許容変化は画面が明るい時よりも暗い時を短くする。

図195は、ゲート信号線17b(EL側選択信号線)のオン時間は1Hを単位としていない。奇数画素行のゲート信号線17b(EL側選択信号線)は1H弱の期間オン電圧が印加される。偶数画素行のゲート信号線17b(EL側選択信号線)は、極短い期間オン電圧が印加される。また、奇数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T1と偶数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T1と偶数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T2を加えた時間を1H期間となるようにしている。図195を第1フィールドの状態とする。

第1フィールドの次の第2フィールドでは、偶数画素行のゲート信号線17b(EL側選択信号線)は1H弱の期間オン電圧が印加される。 奇数画素行のゲート信号線17b(EL側選択信号線)は、極短い期間 オン電圧が印加される。また、偶数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T1と奇数画素行のゲート信号線17b(EL側選択信号線)に印加されるオン電圧時間T2を加えた時間を1H期間となるようにしている。

以上のように、複数画素行でのゲート信号線17b(EL側選択信号線)に印加するオン時間の和を一定となるようにし、また、複数フィールドで各画素行のEL素子15の点灯時間を一定となるようにしてもよい。

図196は、ゲート信号線17b(EL側選択信号線)のオン時間を 1.5 Hをしている。また、A点におけるゲート信号線17b(EL側 選択信号線)の立ち上りと立下りが重なるようにしている。ゲート信号 線17b(EL側選択信号線)とソース信号線18とはカップリングし ている。そのため、ゲート信号線17b(EL側選択信号線)の波形が 変化すると波形の変化がソース信号線18に突き抜ける。この突き抜け によりソース信号線18に電位変動が発生すると電流(電圧)プログラ ムの精度が低下し、駆動用トランジスタ11aの特性ムラが表示される ようになる。

図196において、A点において、ゲート信号線17B(EL側選択信号線)(1)はオン電圧(Vgl)印加状態からオフ電圧(Vgh)印加状態に変化する。ゲート信号線17B(EL側選択信号線)(2)はオフ電圧(Vgh)印加状態からオン電圧(Vgl)印加状態に変化する。したがって、A点では、ゲート信号線17B(EL側選択信号線)(1)の信号波形とゲート信号線17B(EL側選択信号線)(2)の信号波形が打ち消しあう。したがって、ソース信号線18とゲート信号線17B(EL側選択信号線)とがカップリングしていても、ゲート信号線17B(EL側選択信号線)の波形変化がソース信号線18に突き

WO 03/091977 PCT/JP03/02535

137

抜けることはない。そのため、良好な電流(電圧)プログラム精度を得ることができ、均一な画像表示を実現できる。

なお、図196は、オン時間が1.5Hの実施例であった。しかし、 本発明はこれに限定するものではなく、図198に図示するように、オ ン電圧の印加時間を1H以下としてもよいことは言うまでもない。

ゲート信号線17B(EL側選択信号線)にオン電圧を印加する期間を調整することにより、表示画面50の輝度をリニアに調整することができる。これはOEV2回路を制御することにより容易に実現できる。たとえば、図199では、図199の(a)よりも図199の(b)の方が表示輝度は低くなる。また、図199の(b)よりも図199の(c)の方が表示輝度は低くなる。

また、図200に図示するように、1H期間にオン電圧を印加する期間とオフ電圧を印加する期間の組を複数回設けてもよい。図200の(a)は6回設けた実施例である。図200の(b)は3回設けた実施例である。図200の(c)は1回設けた実施例である。図200では、図200の(a)よりも図200の(b)の方が表示輝度は低くなる。また、図200の(b)よりも図200の(c)の方が表示輝度は低くなる。したがって、オン期間の回数を制御することにより表示輝度を容易に調整(制御)できる。

本発明のN倍パルス駆動の課題にEL素子15に印加する電流が瞬時的ではあるが、従来と比較してN倍大きいという問題がある。電流が大きいとEL素子の寿命を低下させる場合がある。この課題を解決するためには、EL素子15に逆バイアス電圧Vmを印加することが有効である。

逆バイアス電圧が印加されると、逆方向電流が印加されるため、注入 された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これによ り、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。

図45は、逆バイアス電圧VmとEL素子15の端子電圧の変化を示している。この端子電圧とは、EL素子15に定格電流を印加した時である。図45はEL素子15に流す電流が電流密度100A/平方メーターの場合であるが、図45の傾向は、電流密度50~100A/平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。

縦軸は初期のE L素子15の端子電圧に対して、2500時間後の端子電圧との比である。たとえば、経過時間0時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が8(V)とし、経過時間2500時間において、電流密度100A/平方メーターの電流の印加した時の端子電圧が10(V)とすれば、端子電圧比は、10/8=1.25である。

図45によれば、| 逆バイアス電圧×t1 | / (定格端子電圧×t2) が1.0以上で端子電圧比の変化はなくなる(初期の定格端子電圧から変化しない)。逆バイアス電圧Vmの印加による効果がよく発揮されている。しかし、| 逆バイアス電圧×t1 | / (定格端子電圧×t2) が

1.75以上で端子電圧比は増加する傾向にある。したがって、|逆バイアス電圧×t1|/(定格端子電圧×t2)は1.0以上にするように逆バイアス電圧Vmの大きさおよび印加時間比t1(もしくはt2、あるいはt1とt2との比率)を決定するとよい。また、好ましくは、|逆バイアス電圧×t1|/(定格端子電圧×t2)は1.75以下になるように逆バイアス電圧Vmの大きさおよび印加時間比t1などを決定するとよい。

ただし、バイアス駆動を行う場合は、逆バイアスVmと定格電流とを 交互に印加する必要がある。図46のようにサンプルAとBとの単位時 間あたりの平均輝度を等しくしようとすると、逆バイアス電圧を印加す る場合は、印加しない場合に比較して瞬時的には高い電流を流す必要が ある。そのため、逆バイアス電圧Vmを印加する場合(図46のサンプ ルA)のEL素子15の端子電圧も高くなる。

しかし、図45では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧V0とは、平均輝度を満足する端子電圧(つまり、EL素子15を点灯する端子電圧)とする(本明細書の具体例によれば、電流密度200A/平方メーターの電流の印加した時の端子電圧である。ただし、1/2デューティであるので、1周期の平均輝度は電流密度200A/平方メーターでの輝度となる)。

一般的に、映像表示を行う場合は、各EL素子15に印加される電流 (流れる電流)は、白ピーク電流(定格端子電圧時に流れる電流。本明 細書の具体例によれば、電流密度100A/平方メーターの電流)の約 0.2倍である。

したがって、図45の実施例では、映像表示を行う場合は横軸の値に 0.2をかけるものとする必要がある。したがって、|逆バイアス電圧 ×t1|/(定格端子電圧×t2)は0.2以上にするように逆バイア

つまり、図45の横軸(|逆バイアス電圧×t1|/(定格端子電圧×t2))において、1.0の値を0.2とする必要がある。したがって、表示パネルに映像を表示する(この使用状態が通常であろう。白ラスターを常時表示することはないであろう)時は、|逆バイアス電圧×t1|/(定格端子電圧×t2)が0.2よりも大きくなるように、逆バイアス電圧Vmを所定時間t1印加するようにする。また、|逆バイアス電圧×t1|/(定格端子電圧×t2)の値が大きくなっても、図45で図示するように、端子電圧比の増加は大きくない。したがって、上限値は白ラスター表示を実施することも考慮して、|逆バイアス電圧×t1|/(定格端子電圧×t2)の値が1.75以下を満足するようにすればよい。

以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。逆バイアス駆動の画素構成では、図47に図示するように、トランジスタ11gをNチャンネルとする。もちろん、Pチャンネルでもよい。

図47では、ゲート電位制御線473に印加する電圧を逆バイアス線471に印加している電圧よりも高くすることにより、トランジスタ11g(N)がオンし、EL素子15のアノード電極に逆バイアス電圧Vmが印加される。

また、図47の画素構成などにおいて、ゲート電位制御線473を常時、電位固定して動作させてもよい。たとえば、図47においてVk電

WO 03/091977 PCT/JP03/02535

圧が O (V)とする時、ゲート電位制御線 4 7 3 の電位を O (V)以上 (好ましくは 2 (V)以上)にする。なお、この電位を V s g とする。この状態で、逆バイアス線 4 7 1 の電位を逆バイアス電圧 V m (O (V)以下、好ましくは V k より - 5 (V)以上小さい電圧)にすると、トランジスタ1 1 g (N)がオンし、E L 素子 1 5 のアノードに、逆バイアス電圧 V m が印加される。逆バイアス線 4 7 1 の電圧をゲート電位制御線 4 7 3 の電圧 (つまり、トランジスタ1 1 g のゲート (G)端子電圧)よりも高くすると、トランジスタ1 1 g はオフ状態であるため、E L 素子 1 5 には逆バイアス電圧 V m は印加されない。もちろん、この状態の時に、逆バイアス線 4 7 1 をハイインピーダンス状態(オープン状態など)としてもよいことは言うまでもない。

また、図48に図示するように、逆バイアス線471を制御するゲートドライバ回路12cを別途形成または配置してもよい。ゲートドライバ回路12cは、ゲートドライバ回路12aと同様に順次シフト動作し、シフト動作に同期して、逆バイアス電圧を印加する位置がシフトされる。

以上の駆動方法では、トランジスタ11gのゲート(G)端子は電位固定し、逆バイアス線471の電位を変化させるだけで、EL素子15に逆バイアス電圧Vmを印加することができる。したがって、逆バイアス電圧Vmの印加制御が容易である。

また、逆バイアス電圧Vmの印加は、EL素子15に電流を流していない時に行うものである。したがって、トランジスタ11dがオンしていない時に、トランジスタ11gをオンさせることにより行えばよい。つまり、トランジスタ11dのオンオフロジックの逆をゲート電位制御線473に印加すればよい。たとえば、図47では、ゲート信号線17bにトランジスタ11dおよびトランジスタ11gのゲート(G)端子を接続すればよい。トランジスタ11dはPチャンネルであり、トラン

ジスタ11gはNチャンネルであるため、オンオフ動作は反対となる。

図49は逆バイアス駆動のタイミングチャートである。なお、チャート図において(1)(2)などの添え字は、画素行を示している。説明を容易にするため、(1)とは、第1画素行目と示し、(2)とは第2画素行目を示すとして説明をするが、これに限定するものではない。(1)がN画素行目を示し、(2)がN+1画素行目を示すと考えても良い。以上のことは他の実施例でも、特例を除いて同様である。また、図49などの実施例では、図1などの画素構成を例示して説明をするがこれに限定されるものではない。たとえば、図41、図38などの画素構成においても適用できるものである。

第1画素行目のゲート信号線17a(1)にオン電圧(Vg1)が印加されている時には、第1画素行目のゲート信号線17b(1)にはオフ電圧 (Vgh)が印加される。つまり、トランジスタ11dはオフであり、EL素子15には電流が流れていない。

逆バイアス線 471 (1) には、Vs1電圧 (トランジスタ 11gが オンする電圧) が印加される。したがって、トランジスタ 11gがオンし、EL素子 15 には逆バイアス電圧が印加されている。逆バイアス電圧は、ゲート信号線 17b にオフ電圧 (Vgh) が印加された後、所定期間 (1H01/200以上の期間、または、 0.5μ sec)後に、逆バイアス電圧が印加される。また、ゲート信号線 17b にオン電圧 (Vgh) が印加される所定期間 (1H01/200以上の期間、または、 0.5μ sec)前に、逆バイアス電圧がオフされる。これは、トランジスタ 11d とトランジスタ 11g が同時にオンとなることを回避するためである。

次の水平走査期間(1H)には、ゲート信号線17aにはオフ電圧(Vgh)が印加され、第2画素行が選択される。つまり、ゲート信号線1

7 b (2) にオン電圧が印加される。一方、ゲート信号線17 bにはオン電圧(Vg1)が印加され、トランジスタ11 dがオンして、EL素子15にトランジスタ11 aから電流が流れEL素子15が発光する。また、逆バイアス線471(1)にはオフ電圧(Vsh)が印加されて、第1画素行(1)のEL素子15には逆バイアス電圧が印加されないようになる。第2画素行の逆バイアス線471(2)にはVs1電圧(逆バイアス電圧)が印加される。

以上の動作を順次くりかえすことにより、1画面の画像が書き換えられる。以上の実施例では、各画素にプログラムされている期間に、逆バイアス電圧を印加するという構成であった。しかし、図48の回路構成はこれに限定されるものではない。複数の画素行に連続して逆バイアス電圧を印加することもできることは明らかである。また、ブロック駆動(図40参照)や、N倍パルス駆動、リセット駆動、ダミー画素駆動とも組み合わせることができることは明らかである。

また、逆バイアス電圧の印加は、画像表示の途中に実施することに限定するものではない。EL表示装置の電源オフ後、一定の期間の間、逆バイアス電圧が印加されるように構成してもよい。

以上の実施例は、図1の画素構成の場合であったが、他の構成においても、図38、図41などの逆バイアス電圧を印加する構成に適用できることは言うまでもない。たとえば、図50は電流プログラム方式の画素構成である。

図50は、カレントミラーの画素構成である。トランジスタ11dは、該当画素が選択する1H(1水平走査期間、つまり1画素行)以上前にオンする。好ましくは3H前にはオンさせる。3H前とすれば、3H前にトランジスタ11dがオンし、トランジスタ11aのゲート(G)端子とドレイン(D)端子がショートされる。そのため、トランジスタ1

1 a はオフする。したがって、トランジスタ11bには電流が流れなくなり、EL素子15は非点灯となる。

E L 素子 1 5 が非点灯状態の時、トランジスタ 1 1 g がオンし、E L 素子 1 5 に逆バイアス電圧が印加される。したがって、逆バイアス電圧は、トランジスタ 1 1 d がオンされている期間、印加されることになる。そのため、ロジック的にはトランジスタ 1 1 d とトランジスタ 1 1 g とは同時にオンすることになる。

トランジスタ11gのゲート(G)端子はVsg電圧が印加されて固定されている。逆バイアス線471をVsg電圧より十分に小さな逆バイアス電圧を逆バイアス線471に印加することによりトランジスタ11gがオンする。

その後、前記該当画素に映像信号が印加(書き込まれる)される水平 走査期間がくると、ゲート信号線17a1にオン電圧が印加され、トラ ンジスタ11cがオンする。したがって、ソースドライバ回路14から ソース信号線18に出力された映像信号電圧がコンデンサ19に印加さ れる(トランジスタ11dはオン状態が維持されている)。

トランジスタ11dをオンさせると黒表示となる。1フィールド(1フレーム)期間に占めるトランジスタ11dのオン期間が長くなるほど、黒表示期間の割合が長くなる。したがって、黒表示期間が存在しても1フィールド(1フレーム)の平均輝度を所望値とするためには、表示期間の輝度を高くする必要がある。つまり、表示期間にEL素子15に流す電流を大きくする必要がある。この動作は、本発明のN倍パルス駆動である。したがって、N倍パルス駆動と、トランジスタ11dをオンさせて黒表示とする駆動とを組み合わせることが本発明の1つの特徴ある動作である。また、EL素子15が非点灯状態で、逆バイアス電圧をEL素子15に印加することが本発明の特徴ある構成(方式)である。

N倍パルス駆動は、1フィールド(1フレーム)期間内において、1度、黒表示をしても再度、EL素子15に所定の電流(プログラムされた電流(コンデンサ19に保持されている電圧による))を流すことができる。しかし、図50の構成では、一度、トランジスタ11dがオンすると、コンデンサ19の電荷は放電(減少を含む)されるため、EL素子15に所定の電流(プログラムされた電流)を流すことができない。しかし、回路動作が容易であるという特徴がある。

なお、以上の実施例は画素が電流プログラムの画素構成であったが、 本発明はこれに限定するものではなく、図38、図50のような他の電 流方式の画素構成にも適用することができる。また、図51、図54、 図62に図示するような電圧プログラムの画素構成でも適用することが できる。

図51は一般的に最も簡単な電圧プログラムの画素構成である。トランジスタ11bが選択スイッチング素子であり、トランジスタ11aが EL素子15に電流を印加する駆動用トランジスタである。この構成で、 EL素子15のアノードに逆バイアス電圧印加用のトランジスタ (スイッチング素子) 11gを配置 (形成) している。

図51の画素構成では、EL素子15に流す電流は、ソース信号線18に印加され、トランジスタ11bが選択されることにより、トランジスタ11aのゲート(G)端子に印加される。

まず、図51の構成を説明するために、基本動作について図52を用いて説明をする。図51の画素構成は電圧オフセットキャンセラという構成であり、初期化動作、リセット動作、プログラム動作、発光動作の.4段階で動作する。

水平同期信号 (HD) 後、初期化動作が実施される。ゲート信号線17bにオン電圧が印加され、トランジスタ11gがオンする。また、ゲ

ート信号線17aにもオン電圧が印加され、トランジスタ11cがオンする。この時、ソース信号線18にはVdd電圧が印加される。したがって、コンデンサ19bのa端子にはVdd電圧が印加されることになる。この状態で、駆動用トランジスタ11aはオンし、EL素子15に僅かな電流が流れる。この電流により駆動用トランジスタ11aのドレイン (D) 端子は少なくともトランジスタ11aの動作点よりも大きな絶対値の電圧値となる。

次にリセット動作が実施される。ゲート信号線17bにオフ電圧が印加され、トランジスタ11eがオフする。一方、ゲート信号線17cに T1の期間、オン電圧が印加され、トランジスタ11bがオンする。この T1の期間がリセット期間である。また、ゲート信号線17aには1 Hの期間、継続してオン電圧が印加される。なお、T1は1H期間の20%以上90%以下の期間とすることが好ましい。もしくは、 20μ sec以上160 μ sec以下の時間とすることが好ましい。また、コンデンサ19b(Cb)とコンデンサ19a(Ca)の容量の比率は、Cb: Ca=6:1以上1:2以下とすることが好ましい。

リセット期間では、トランジスタ11bのオンにより、駆動用トランジスタ11aのゲート(G)端子とドレイン(D)端子間がショートされる。したがって、トランジスタ11aのゲート(G)端子電圧とドレイン(D)端子電圧が等しくなり、トランジスタ11aはオフセット状態(リセット状態:電流が流れない状態)となる。このリセット状態とはトランジスタ11aのゲート(G)端子が、電流を流し始める開始電圧近傍になる状態である。このリセット状態を維持するゲート電圧はコンデンサ19bのb端子に保持される。したがって、コンデンサ19には、オフセット電圧(リセット電圧)が保持されていることになる。

次のプログラム状態では、ゲート信号線17cにオフ電圧が印加され

トランジスタ11bがオフする。一方、ソース信号線18には、Tdの期間、DATA電圧が印加される。したがって、駆動用トランジスタ11aのゲート(G)端子には、DATA電圧+オフセット電圧(リセット電圧)が加えられたものが印加される。そのため、駆動用トランジスタ11aはプログラムされた電流を流せるようになる。

プログラム期間後、ゲート信号線17aにはオフ電圧が印加され、トランジスタ11cはオフ状態となり、駆動用トランジスタ11aはソース信号線18から切り離される。また、ゲート信号線17cにもオフ電圧が印加され、トランジスタ11bがオフし、このオフ状態は1Fの期間保持される。一方、ゲート信号線17bには、必要に応じてオン電圧とオフ電圧とが周期的に印加される。つまり、図13、図15などのN倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。

図52の駆動方式では、リセット状態でコンデンサ19には、トランジスタ11aの開始電流電圧(オフセット電圧、リセット電圧)が保持される。そのため、このリセット電圧がトランジスタ11aのゲート(G)端子に印加されている時が、最も暗い黒表示状態である。しかし、ソース信号線18と画素16とのカップリング、コンデンサ19への突き抜け電圧あるいはトランジスタの突き抜けにより、黒浮き(コントラスト低下)が発生する。したがって、図53で説明した駆動方法では、表示コントラストを高くすることができない。

逆バイアス電圧VmをEL素子15に印加するためには、トランジスタ11aがオフさせる必要がある。トランジスタ11aをオフさせるためには、トランジスタ11aのVdd端子とゲート(G)端子間をショートすればよい。この構成については、後に図53を用いて説明をする。

また、ソース信号線18にVdd電圧またはトランジスタ11aをオ

フさせる電圧を印加し、トランジスタ11bをオンさせてトランジスタ11aのゲート (G) 端子に印加させてもよい。この電圧によりトランジスタ11aがオフする (もしくは、ほとんど、電流が流れないような状態にする(略オフ状態:トランジスタ11aが高インピーダンス状態))。その後、トランジスタ11gをオンさせて、EL素子15に逆バイアス電圧を印加する。

次に、図51の画素構成におけるリセット駆動について説明をする。 図53はその実施例である。図53に示すように画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11bのゲート(G)端子にも接続されている。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11bのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが電圧プログラム状態となるとともに、次段画素16bのリセット用トランジスタ11bがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11cのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cのリセット用トランジスタ11bがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。また、各画素あたりのゲート信号線の引き出し本数を減少させることができる。

さらに詳しく説明する。図53の(a)のようにゲート信号線17に電圧が印加されているとする。つまり、画素16aのゲート信号線17

aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、ゲート信号線17bは画素16a、16bにはオフ電圧が印加され、画素16c、16dにはオン電圧が印加されているとする。

この状態では、画素 1 6 a は電圧プログラム状態で非点灯、画素 1 6 b はリセット状態で非点灯、画素 1 6 c はプログラム電流の保持状態で 点灯、画素 1 6 d はプログラム電流の保持状態で点灯状態である。

1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61内のデータが1ビットシフトし、図53の(b)の状態となる。図53の(b)の状態は、画素16aはプログラム電流保持状態で点灯、画素16bは電流プログラム状態で非点灯、画素16cはリセット状態で非点灯、画素16dはプログラム保持状態で点灯状態である。

以上のことから、各画素は前段に印加されたゲート信号線17aの電 圧により、次段の画素の駆動用トランジスタ11aがリセットされ、次 の水平走査期間に電圧プログラムが順次行われることがわかる。

図43に図示する電圧プログラムの画素構成でも前段ゲート制御を実現できる。図54は図43の画素構成を前段ゲート制御方式の接続とした実施例である。

図54に示すように画素16aのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは次段画素16bのリセット用トランジスタ11eのゲート(G)端子に接続されている。同様に、画素16bのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aは次段画素16cのリセット用トランジスタ11eのゲート(G)端子に接続されている。

したがって、画素16aのトランジスタ11bのゲート(G)端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16aが

WO 03/091977

電圧プログラム状態となるとともに、次段画素16bのリセット用トランジスタ11eがオンし、画素16bの駆動用トランジスタ11aがリセット状態となる。同様に、画素16bのトランジスタ11bのゲート (G) 端子に接続されたゲート信号線17aにオン電圧を印加すると、画素16bが電流プログラム状態となるとともに、次段画素16cのリセット用トランジスタ11eがオンし、画素16cの駆動用トランジスタ11aがリセット状態となる。したがって、容易に前段ゲート制御方式によるリセット駆動を実現できる。

さらに詳しく説明する。図55の(a)のようにゲート信号線17に電圧が印加されているとする。つまり、画素16aのゲート信号線17aにオン電圧が印加され、他の画素16のゲート信号線17aにオフ電圧が印加されているとする。また、すべての逆バイアス用トランジスタ11gはオフ状態であるとする。

この状態では、画素16aは電圧プログラム状態、画素16bはリセット状態、画素16cはプログラム電流の保持状態、画素16dはプログラム電流の保持状態である。

1 H後、制御用ゲートドライバ回路12のシフトレジスタ回路61内のデータが1ビットシフトし、図55の(b)の状態となる。図55の(b)の状態は、画素16aはプログラム電流保持状態、画素16bは電流プログラム状態、画素16cはリセット状態、画素16dはプログラム保持状態である。

以上のことから、各画素は前段に印加されたゲート信号線17aの電圧により、次段の画素の駆動用トランジスタ11aがリセットされ、次の水平走査期間に電圧プログラムが順次行われることがわかる。

電流駆動方式では、完全黒表示では、画素の駆動用トランジスタ11 にプログラムされる電流は0である。つまり、ソースドライバ回路14

WO 03/091977

からは電流が流れない。電流が流れなければ、ソース信号線18に発生した寄生容量を充放電することができず、ソース信号線18の電位を変化させることができない。したがって、駆動用トランジスタのゲート電位も変化しないことになり、1フレーム(フフィールド)(1F)前の電位がコンデンサ19に蓄積されたままとなる。たとえば、1フレーム前が白表示で、次のフレームが完全黒表示であっても白表示が維持されることになる。

この課題を解決するため、本発明では、1水平走査期間(1H)の最初に黒レベルの電圧をソース信号線18に書き込んでから、ソース信号線18にプログラムする電流を出力する。たとえが、映像データが黒レベルに近い0階調目~7階調目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示を0階調目とし、完全白表示を63階調目とする(64階調表示の場合)。プリチャージに関しては後に詳細に説明をする。

以後、本発明の電流駆動方式のソースドライバIC(回路)14について説明をする。本発明のソースドライバICは、以前に説明した本発明の駆動方法、駆動回路を実現するために用いる。また、本発明の駆動方法、駆動回路、表示装置と組み合わせて用いる。なお、説明は、ICチップとして説明をするがこれに限定するものではなく、低温ポリシリコン技術などを用いて、表示パネル上に作製してもよいことは言うまでもない。

まず、図72に、従来の電流駆動方式のドライバ回路の一例を示す。 ただし、図72は本発明の電流駆動方式のソースドライバIC (ソース ドライバ回路)を説明するための原理的なものである。

図72において、721はD/A変換器である。D/A変換器721

PCT/JP03/02535

にはnビットのデータ信号が入力され、入力されたデータに基づき、D /A変換器からアナログ信号が出力される。このアナログ信号はオペアンプ722に入力される。オペアンプ722はNチャンネルトランジスタ631aに流れる電流が抵抗691に流れる。抵抗Rの端子電圧はオペアンプ722の一入力となり、この一端子の電圧とオペアンプ722の十端子とは同一電圧となる。したがってD/A変換器721の出力電圧は抵抗691の端子電圧となる。

抵抗 6 9 1 の抵抗値が 1 M Ω とし、D / A 変換器 7 2 1 の出力が 1 (V) であれば、抵抗 6 9 1 には 1 (V) / 1 M Ω = 1 (μ A) の電流が流れる。これが定電流回路となる。したがって、データ信号の値に応じて、D / A 変換器 7 2 1 のアナログ出力が変化し、このアナログ出力に値にもとづいて抵抗 6 9 1 に所定電流が流れ、プログラム電流 I w となる。

しかし、D/A変換器721の回路規模は大きい。また、オペアンプ722の回路規模も大きい。1出力回路に、D/A変換器721とオペアンプ722を形成するとソースドライバIC14の大きさは巨大となる。したがって、実用上は作製することが不可能である。

本発明はかかる点に鑑みてなされたものである。本発明のソースドライバ回路14は、電流出力回路の規模をコンパクトにし、電流出力端子間の出力電流ばらつきをできるだけ最小限にするための回路構成、レイアウト構成を有するものである。

図63に、本発明の電流駆動方式のソースドライバIC(回路)14の構成図を示す。図63は、一例として電流源を3段構成(631、632、633)とした場合の多段式カレントミラー回路を示している。

図63において、第1段の電流源631の電流値は、N個(ただし、 Nは任意の整数)の第2段電流源632にカレントミラー回路によりコ ピーされる。更に、第2段電流源632の電流値は、M個(ただし、M は任意の整数)の第3段電流源633にカレントミラー回路によりコピーされる。この構成により、結果として第1段電流源631の電流値は、N×M個の第3段電流源633にコピーされることになる。

例えば、QCIF形式の表示パネルのソース信号線18に1個のドライバIC14で駆動する場合は、176出力(ソース信号線が各RGBで176出力必要なため)となる。この場合は、Nを16個とし、M=11個とする。しがたって、16×11=176となり、176出力に対応できる。このように、NまたはMのうち、一方を8または16もしくはその倍数とすることにより、ドライバICの電流源のレイアウト設計が容易になる。

本発明の多段式カレントミラー回路による電流駆動方式のソースドライバIC(回路)14では、前記したように、第1段電流源631の電流値を直接N×M個の第3段電流源633にカレントミラー回路でコピーするのではなく、中間に第2段電流源632を配備しているので、そこでトランジスタ特性のばらつきを吸収することが可能である。

特に、本発明は、第1段のカレントミラー回路(電流源631)と第2段にカレントミラー回路(電流源632)を密接して配置するところに特徴がある。第1段の電流源631から第3段の電流源633(つまり、カレントミラー回路の2段構成)であれば、第1段の電流源と接続される第2段の電流源633の個数が多く、第1段の電流源631と第3段の電流源633を密接して配置することができない。

本発明のソースドライバ回路14のように、第1段のカレントミラー回路(電流源631)の電流を第2段のカレントミラー回路(電流源632)にコピーし、第2段のカレントミラー回路(電流源632)の電流を第3段にカレントミラー回路(電流源632)にコピーする構成で

ある。この構成では、第1段のカレントミラー回路(電流源631)に接続される第2段のカレントミラー回路(電流源632)の個数は少ない。したがって、第1段のカレントミラー回路(電流源631)と第2段のカレントミラー回路(電流源632)とを密接して配置することができる。

密接してカレントミラー回路を構成するトランジスタを配置できれば、 当然のことながら、トランジスタのばらつきは少なくなるから、コピー される電流値のバラツキも少なくなる。また、第2段のカレントミラー 回路(電流源632)に接続される第3段のカレントミラー回路(電流 源633)の個数も少なくなる。したがって、第2段のカレントミラー 回路(電流源632)と第3段のカレントミラー回路(電流源633) とを密接して配置することができる。

つまり、全体として、第1段のカレントミラー回路(電流源631)、 第2段のカレントミラー回路(電流源632)、第3段のカレントミラー回路(電流源633)の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なくなり、出力端子からの電流信号のバラツキは極めて少なくなる(精度が高い)。

なお、本例では簡単のため多段式カレントミラー回路を3段構成で説明したが、この段数が大きければ大きいほど、電流駆動型表示パネルのソースドライバIC14の電流ばらつきが小さくなることは言うまでもない。したがって、カレントミラー回路の段数は3段に限定するものではなく、3段以上であってもよい。

本発明において、電流源631、632、633と表現したり、カレントミラー回路と表現したりしている。これらは同義に用いている。つ

まり、電流源とは、本発明の基本的な構成概念であり、電流源を具体的に構成するとカレントミラー回路となるからである。したがって、電流源はカレントミラー回路のみに限定するものではなく、図72に図示するようにオペアンプ722とトランジスタ631と抵抗Rの組み合わせからなる電流回路でもよい。

図64はさらに具体的なソースドライバIC(回路) 14の構造図である。図64は第3の電流源633の部分を図示している。つまり、1つのソース信号線18に接続される出力部である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路(電流源634(1単位))で構成されており、その個数が画像データのビットに対応して、ビット重み付けされている。

なお、本発明のソースドライバIC(回路)14を構成するトランジスタは、MOSタイプに限定するものではなく、バイポーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、ゲルマニウム半導体でもよい。また、基板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成したものでもよい。

図 64 で明らかであるが、本発明の1 実施例として、6 ビットのデジタル入力の場合を図示している。つまり、2 の6 乗であるから、64 階調表示である。このソースドライバ 1 C 14 をアレイ基板に積載することにより、赤 (R) 、緑 (G) 、青 (B) が各64 階調であるから、64 $4 \times 64 \times 64 = 約26$ 万色を表示できることになる。

64階調の場合は、D0ビットの単位トランジスタ634は1個、D 1ビットの単位トランジスタ634は2個、D2ビットの単位トランジスタ634は4個、D3ビットの単位トランジスタ634は8個、D4 ビットの単位トランジスタ634は16個、D5ビットの単位トランジ

スタ634は32個であるから、計単位トランジスタ634は63個である。つまり、本発明は階調の表現数(この実施例の場合は、64階調) -1個の単位トランジスタ634を1出力と構成(形成)する。なお、 単位トランジスタ1個が複数のサブ単位トランジスタに分割されている 場合であっても、単位トランジスタが単にサブ単位トランジスタに分割 されているだけである。したがって、本発明が、階調の表現数-1個の 単位トランジスタで構成されていることには差異はない(同義である)。

図64において、D0はLSB入力を示しており、D5はMSB入力を示している。D0入力端子にHレベル(正論理時)の時、スイッチ641a(オンオフ手段である。もちろん、単体トランジスタで構成してもよいし、PチャンネルトランジスタとNチャンネルトランジスタとを組み合わせたアナログスイッチなどでもよい)がオンする。すると、カレントミラーを構成する電流源(1単位)634に向かって電流が流れる。この電流はIC14内の内部配線643に流れる。この内部配線643はIC14の端子電極を介してソース信号線18に接続されているから、この内部配線643に流れる電流が画素16のプログラム電流となる。

たとえば、D1入力端子にHレベル(正論理時)の時、スイッチ64 1bがオンする。すると、カレントミラーを構成する2つの電流源(1 単位)634に向かって電流が流れる。この電流はIC14内の内部配 線643に流れる。この内部配線643はIC14の端子電極を介して ソース信号線18に接続されているから、この内部配線643に流れる 電流が画素16のプログラム電流となる。

他のスイッチ641でも同様である。D2入力端子にHレベル(正論理時)の時は、スイッチ641cがオンする。すると、カレントミラーを構成する4つの電流源(1単位)634に向かって電流が流れる。D

5入力端子にHレベル(正論理時)の時は、スイッチ641fがオンする。すると、カレントミラーを構成する32個の電流源(1単位)634に向かって電流が流れる。

以上のように、外部からのデータ(D0~D5)に応じて、それに対応する電流源(1単位)に向かって電流が流れる。したがって、データに応じて、0個から63個に電流源(1単位)に電流が流れるように構成されている。

なお、本発明は説明を容易にするため、電流源は6ビットの63個としているが、これに限定するものではない。8ビットの場合は、255個の単位トランジスタ634を形成(配置)すればよい。また、4ビットの時は、15個の単位トランジスタ634を形成(配置)すればよい。単位電流源を構成するトランジスタ634は同一のチャンネル幅W、チャンネル幅Lとする。このように同一のトランジスタで構成することにより、ばらつきの少ない出力段を構成することができる。

また、電流源634はすべてが、同一の電流を流すことに限定するものではない。たとえば、各電流源634を重み付けしてもよい。たとえば、1単位の電流源634と、2倍の電流源634と、4倍の電流源634などを混在させて電流出力回路を構成してもよい。 しかし、電流源634を重み付けして構成すると、各重み付けした電流源が重み付けした割合にならず、バラツキが発生する可能性がある。したがって、重み付けする場合であっても、各電流源は、1単位の電流源となるトランジスタを複数個形成することにより構成することが好ましい。

単位トランジスタ634を構成するトランジスタの大きさは一定以上の大きさが必要である。トランジスタサイズが小さいほど出力電流のバラツキが大きくなる。トランジスタ634の大きさとは、チャンネル長しとチャンネル幅Wをかけたサイズをいう。たとえば、 $W=3~\mu$ m、L

 $=4 \mu \, \mathrm{m}$ であれば、1つの単位電流源を構成するトランジスタ6 3 4 のサイズは、 $W \times L = 1$ $2 \, \mathrm{P}$ $\mu \, \mathrm{m}$ である。トランジスタサイズが小さくなるほどバラツキが大きくなるのはシリコンウエハの結晶界面の状態が影響しているためと考えられる。したがって、1つのトランジスタが複数の結晶界面にまたがって形成されているとトランジスタの出力電流バラツキは小さくなる。

トランジスタサイズと出力電流のバラツキの関係を図117に示す。図117のグラフの横軸はトランジスタサイズ(平方 μ m)である。縦軸は、出力電流のバラツキを%で示したものである。ただし、出力電流のバラツキ%は、単位電流源(1つの単位トランジスタ)634を63個の組で形成し(63個形成し)、この組を多数組ウエハ上に形成し、出力電流のバラツキをもとめたものである。したがって、グラフの横軸は、1つの単位電流源を構成するトランジスタサイズで図示しているが、実際の並列するトランジスタは63個あるので面積は63倍である。しかし、本発明は単位トランジスタ634の大きさを単位として検討している。したがって、図117でおいて、30平方 μ mの単位トランジスタ634を63個形成したとき、その時の出力電流のバラツキは、0.5%となることを示している。

64階調の場合は、100/64=1.5%である。したがって、出力電流バラツキは1.5%以内にする必要がある。図117から1.5%以下にするためには、単位トランジスタのサイズは2平方 μ m以上にする必要がある(64階調は63個の2平方 μ mの単位トランジスタが動作する)。一方でトランジスタサイズには制限がある。I Cチップサイズが大きくなる点と、1 出力あたりの横幅に制限があるからである。この点から、単位トランジスタ634のサイズの上限は、300平方 μ mである。したがって、64階調表示では、単位トランジスタ634のサ

イズは、2平方μm以上300平方μm以下にする必要がある。

128階調の場合は、100/128=1%である。したがって、出力電流バラツキは1%以内にする必要がある。図117から1%以下にするためには、単位トランジスタのサイズは8平方 μ m以上にする必要がある。したがって、128階調表示では、単位トランジスタ634のサイズは、8平方 μ m以上300平方 μ m以下にする必要がある。

一般的に、階調数をKとし、単位トランジスタ 634の大きさをSt (平方 μ m) としたとき、

 $40 \le K/\sqrt{(St)}$ かつ $St \le 300$ の関係を満足させる。 さらに好ましくは、 $120 \le K/\sqrt{(St)}$ かつ $St \le 300$ の関係を満足させることが好ましい。

以上の例は、64 階調で63 個のトランジスタを形成した場合である。 64 階調を127 個の単位トランジスタ634 で構成する場合は、単位トランジスタ634 のサイズとは、2 つの単位トランジスタ634 を加えたサイズである。たとえば、64 階調で、単位トランジスタ634 のサイズが10 平方 μ mであり、127 個形成されていたら、図117では単位トランジスタのサイズは $10\times2=20$ の欄をみる必要がある。 同様に、64 階調で、単位トランジスタ634 のサイズが10 平方 μ m であり、255 個形成されていたら、図117 では単位トランジスタのサイズは $10\times4=40$ の欄をみる必要がある。

単位トランジスタ634は大きさだけでなく、形状も考慮する必要がある。キンクの影響を低減するためである。キンクとは、単位トランジスタ634のゲート電圧を一定に保った状態で、単位トランジスタ634のソース(S)ードレイン(D)電圧を変化させたときに、単位トランジスタ634に流れる電流が変化する現象と言う。キンクの影響がない場合(理想状態)では、ソース(S)ードレイン(D)間に印加する

電圧を変化させても、単位トランジスタ 6 3 4 に流れる電流は変化しない。

キンクの影響が発生するのは、図1などの駆動用トランジスタ11aのVtのバラツキにより、ソース信号線18が異なる場合である。ドライバ回路14は、画素の駆動用トランジスタ11aにプログラム電流が流れるように、プログラム電流をソース信号線18に流す。このプログラム電流により、駆動用トランジスタ11aのゲート端子電圧が変化し、駆動用トランジスタ11aにプログラム電流が流れるようになる。図3でわかるように、選択された画素16がプログラム状態の時は、駆動用トランジスタ11aのゲート端子電圧=ソース信号線18電位である。

したがって、各画素16の駆動用トランジスタ11aのV t ばらつきにより、ソース信号線18の電位は異なる。ソース信号線18の電位は、ドライバ回路14の単位トランジスタ634のソースードレイン電圧となる。つまり、画素16の駆動用トランジスタ11aのV t バラツキにより、単位トランジスタ634に印加されるソースードレイン電圧が異なり、このソースードレイン間電圧により、単位トランジスタ634にキンクによる出力電流のバラツキが発生する。

図118はこの現象をグラフ化したものである。縦軸はゲート端子に 所定の電圧を印加した時の単位トランジスタ634の出力電流である。 横軸は、ソース(S)ードレイン(D)間電圧である。L/WのLは単位トランジスタ634のチャンネル長、Wは単位トランジスタのチャンネル幅である。また、L、Wは1階調分の電流を出力する単位トランジスタ634のサイズである。したがって、1階調分の電流と複数のサブ単位トランジスタで出力する場合は、同等の単位トランジスタ634に置き換えてW、Lを算出する必要がある。基本的にトランジスタサイズと出力電流を考慮して算出する。

L/Wが5/3のときは、ソースードレイン電圧が高くなっても、出 力電流はほとんど変化しない。しかし、L/Wが1/1のときは、ソー スードレイン電圧にほぼ比例して、出力電流が増加する。したがって、 L/Wは大きいほどよい。

図172は単位トランジスタL/Wと目標値からのずれ(ばらつき) のグラフである。単位トランジスタのL/W比が2以下では、目標値か らのずれが大きい(直線の傾きが大きい)。しかし、L/Wが大きくな るにつれて、目標値のずれが小さくなる傾向にある。単位トランジスタ L/Wが2以上では目標値からのずれの変化は小さくなる。また、目標 値からのずれ(ばらつき)はL/W=2以上で、0.5%以下となる。 したがって、トランジスタの精度としてソースドライバ回路14に採用 できる。

以上のことから、単位トランジスタL/Wは2以上にすることが好ま しい。しかし、L/Wが大きいということはLが長くなることを意味し ているからトランジスタサイズが大きくなる。したがって、L/Wは4 0以下にすることが好ましい。

また、L/Wの大きさは階調数にも依存する。階調数が少ない場合は、 階調と階調との差が大きいため、キンクの影響により単位トランジスタ 634の出力電流がばらついても問題がない。しかし、階調数が多い表 示パネルでは、階調と階調との差が小さいため、キンクの影響により単 位トランジスタ634の出力電流が少しでもばらつくと階調数が低減す る。

以上のことを勘案し、本発明のドライバ回路14は、階調数をKとし、 単位トランジスタ634のL/W(Lは単位トランジスタ634のチャ ンネル長、Wは単位トランジスタのチャンネル幅)とした時、

 $(\sqrt{(K/16)}) \le L/W \le かつ (\sqrt{(K/16)})$

 $\times 20$

の関係を満足させるように構成(形成)している。この関係を図示する と図119のようになる。図119の直線の上側が本発明の実施範囲で ある。

図63に図示する第3段のカレントミラー部である。したがって、第1の電流源631と第2段の電流源632が別途形成されており、これらが密集(密接あるいは隣接)して配置されているのである。また、第2段の電流源632と第3段の電流源を構成するカラントミラー回路のトランジスタ633aも密集(密接あるいは隣接)して配置される。

単位トランジスタ634の出力電流のバラツキはソースドライバIC 14の耐圧にも依存している。ソースドライバICの耐圧とは一般的に ICの電源電圧を意味する。たとえば、5 (V)耐圧とは、電源電圧を 標準電圧5 (V)で使用する。なお、IC耐圧とは最大使用電圧と読み 替えてもよい。これらの耐圧は、半導体ICメーカーが5 (V)耐圧プロセス、10 (V)耐圧プロセスと標準化して保有している。

I C耐圧が単位トランジスタ634の出力バラツキに影響を与えるのは、単位トランジスタ634のゲート絶縁膜の膜質、膜厚によると考えられる。I C耐圧が高いプロセスで製造したトランジスタ634はゲート絶縁膜が厚い。これば高電圧の印加でも絶縁破壊を発生しないようにするためである。絶縁膜が厚いと、ゲート絶縁膜厚の制御が困難になり、またゲート絶縁膜の膜質バラツキも大きくなる。そのため、トランジスタのバラツキが大きくなる。また、高耐圧プロセスで製造したトランジスタはモビリティが低くなる。モビリティが低いと、トランジスタのゲートに注入される電子が少し変化するだけで特性が異なる。したがって、トランジスタのバラツキが大きくなる。したがって、単位トランジスタ634のバラツキを少なくするためには、I C耐圧が低い I Cプロセス

を採用することが好ましい。

図170はIC耐圧を単位トランジスタの出力バラツキの関係を図示してものである。縦軸のバラツキ比率とは、1.8(V)耐圧プロセスで作製して単位トランジスタ634のバラツキを1としている。なお、図170は単位トランジスタ634の形状L/Wを12(μm)/6(μm)とし、各耐圧プロセスで製造した単位トランジスタ634の出力バラツキを示している。また、各IC耐圧プロセスで複数の単位トランジスタを形成し、出力電流バラツキを求めている。ただし、耐圧プロセスは、1.8(V)耐圧、2.5(V)耐圧、3.3(V)耐圧、5(V)耐圧、8(V)耐圧、15(V)耐圧、15(V)耐圧などとびである。しかし、説明を容易にするため、各耐圧で形成したトランジスタのバラツキをグラフに記入し、直線で結んでいる。

図170でもわかるが、IC耐圧が9(V)程度までは、ICプロセスに対するバラツキ比率(単位トランジスタ634の出力電流バラツキ)の増加割合は小さい。しかし、IC耐圧が10(V)以上になるとIC耐圧に対するバラツキ比率の傾きが大きくなる。

図170におけるバラツキ比率は3以内が、64階調から256階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ634の面積、L/Wにより異なる。しかし、単位トランジスタ634の形状などを変化させても、IC耐圧に対するバラツキ比率の変化傾向はほとんど差がない。IC耐圧9~10(V)以上でバラッキ比率が大きくなる傾向がある。

一方、図64の出力端子64の電位は、画素16の駆動用トランジスタ11aのプログラム電流により変化する。画素16の駆動用トランジスタ11aが白ラスター(最大白表示)の電流を流す時のゲート端子電位Vwとする。画素16の駆動用トランジスタ11aが黒ラスター(完

全黒表示) の電流を流す時のゲート端子電位 V b とする。 V w - V b の 絶対値は2(V)以上必要である。また、Vw電圧が端子761に印加 されている時、単位トランジスタ634のチャンネル間電圧は、0.5 (V) 必要である。

したがって、端子761(端子761はソース信号線18と接続され、 電流プログラム時、画素16の駆動用トランジスタ11aのゲート端子 電圧が印加される)には、0.5(V)から((Vw-Vb)+0.5) (V) の電圧が印加される。 Vw-Vbは2(V) であるから、端子7 61は最大 2(V) + 0.5(V) = 2.5(V) 印加される。したが って、ソースドライバIC14の出力電圧(電流)がrail-torail出力であっても、IC耐圧としては2.5 (V)必要である。 端子741の振幅必要範囲は、2.5 (V)以上必要である。

以上のことから、ソースドライバIC14の耐圧は、2.5(V)以 上10(V)以下のプロセスを使用することが好ましい。さらに好まし くは、ソースドライバIC14の耐圧は、3 (V)以上9 (V)以下の プロセスを使用することが好ましい。

なお、以上の説明は、ソースドライバIC12の使用耐圧プロセス は、2.5(V)以上10(V)以下のプロセスを使用するとした。し かし、この耐圧は、アレイ基板71に直接にソースドライバ回路14が 形成された実施例(低温ポリシリコンプロセスなど)にも適用される。 アレイ基板71に形成されたソースドライバ回路14の使用耐圧は15 (V)以上と高い場合がある。この場合は、ソースドライバ回路14に 使用する電源電圧を図170に図示するIC耐圧に置き換えてもよい。 また、ソースドライバIC14にあっても、IC耐圧とせず、使用する 電源電圧に置き換えても良い。

単位トランジスタ634の面積は出力電流のバラツキと相関がある。

図171は単位トランジスタ634の面積を一定とし、単位トランジスタ634のトランジスタ幅Wを変化させた時のグラフである。図170は単位トランジスタ634のチャンネル幅W= $2(\mu m)$ のバラツキを1としている。

図171で示すようにバラツキ比率は、単位トランジスタのWが $2(\mu m)$ から $9\sim10(\mu m)$ まで緩やかに増加し、 $10(\mu m)$ 以上でバラツキ比率の増加は大きくなる傾向がある。また、チャンネル幅W= $2(\mu m)$ 以下でバラツキ比率が増加する傾向がある。

図171におけるバラツキ比率は3以内が、64階調から256階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ634の面積により異なる。しかし、単位トランジスタ634の面積を変化させても、IC耐圧に対するバラツキ比率の変化傾向はほとんど差がない。

以上のことから、単位トランジスタ634のチャンネル幅Wは2(μ m)以上10(μ m)以下とすることが好ましい。さらに好ましくは、単位トランジスタ634のチャンネル幅Wは2(μ m)以上9(μ m)以下とすることが好ましい。

図68に図示するように、第2段のカレントミラー回路632bを流れる電流は、第3段のカレントミラー回路を構成するトランジスタ63 3aにコピーされ、カレントミラー倍率が1倍の時は、この電流がトランジスタ633bに流れる。この電流は、最終段の単位トランジスタ634にコピーされる。

D0に対応する部分は、1個の単位トランジスタ634で構成されているので、最終段電流源の単位トランジスタ633に流れる電流値である。D1に対応する部分は2個の単位トランジスタ634で構成されているので、最終段電流源の2倍の電流値である。D2は4個の単位トラ

ンジスタ634で構成されているので、最終段電流源の4倍の電流値であり、・・・、D5に対応する部分は32個のトランジスタで構成されているので、最終段電流源の32倍の電流値である。したがって、6ビットの画像データD0、D1、D2、・・・、D5で制御されるスイッチを介してプログラム電流Iwはソース信号線に出力される(電流を引き込む)。したがって、6ビットの画像データD0、D1、D2、・・・、D5のON、OFFに応じて、出力線には、最終段電流源633の1倍、2倍、4倍、・・・、32倍の電流が加算されて出力される。すなわち、6ビットの画像データD0、D1、D2、・・・、D5により、最終段電流源633の0~63倍の電流値が出力線より出力される(ソース信号線18から電流を引き込む)。

実際には、図146に図示するように、ソースドライバIC14内には、R、G、Bごとに基準電流(IaR、IaG、IaB)は可変抵抗651(651R、651G、651B)で調整できるように構成されている。基準電流 Iaを調整することにより、ホワイトバランスと容易に調整することができる。

以上のように、最終段電流源633の整数倍の構成により、従来のW /Lの比例配分と比較して、より高精度に電流値を制御できる(各端子の出力バラツキがなくなる)。

ただし、この構成は、画素16を構成する駆動用トランジスタ11a が P チャンネルで構成され、かつ、ソースドライバIC14を構成する 電流源(1 単位トランジスタ)634が N チャンネルトランジスタで構成されている場合である。他の場合(例えば、画素16の駆動用トランジスタ11aが N チャンネルトランジスタで構成されている場合など)は、プログラム電流Iwは吐き出し電流となる構成も実施できることは いうまでもない。

ここで、基準電流の発生回路について詳細に説明しておく。本発明の ソースドライバ回路 (IC) 14の電流出力方式(液晶表示パネルのソ ースドライバは電圧出力方式(信号は電圧のステップ)である)では、 基準電流を元にし、この基準電流に比例した単位電流を複数組み合わせ てプログラム電流 I wを出力するものである。

図144はその実施例である。図67、図68、図76などでは、可変抵抗651で基準電流を作成している。図144は、図68の可変抵抗651をトランジスタ631aで置き換え、このトランジスタ631aとカレントミラー回路を形成するトランジスタ1444に流れる電流をオペアンプ722など用いて制御するものである。トランジスタ144とトランジスタ631aとはカレントミラー回路を形成する。カレントミラー倍率が1であれば、トランジスタ1443を流れる電流が基準電流となる。

オペアンプ722の出力電圧はNチャンネルトランジスタ1443に入力され、トランジスタ1443に流れる電流が外付け抵抗691に流れる。なお、抵抗691aは固定チップ抵抗である。基本的には、抵抗691aのみでよい。抵抗691bはポジスタあるいはサーミスタなどの温度に対して抵抗値が変化する抵抗素子である。この抵抗691aはEL素子15の温特を補償するために用いる。抵抗691aは、EL素子15の温特にあわせて(補償するために)、抵抗691bと並列あるいは直列に挿入あるいは配置する。なお、以後は説明を容易にするため、抵抗691aと抵抗691bは1つの抵抗691とみなして説明を行う。抵抗691は1%以上の精度のものが容易に入手できる。抵抗691はソースドライバIC14内に拡散抵抗技術による抵抗あるいはポリシリパターンによる抵抗を形成し、内蔵させてもよい。チップ抵抗691

は入力端子761aに取り付ける。特にEL表示パネルでは、RGBご

とにEL素子15の温特が異なる。したがって、RGBごとの3つの外付け抵抗691が必要となる。

抵抗691の端子電圧はオペアンプ722の一入力となり、この一端子の電圧とオペアンプ722の十端子とは同一電圧となる。したがって、オペアンプ722の十入力電圧がV1とすれば、この電圧と抵抗691で割ったものがトランジスタ1444に流れる電流となる。この電流が基準電流となる。

今、抵抗 691 の抵抗値が 100 K Ω とし、オペアンプ 722 の十端 子の入力電圧が V1=1 (V) であれば、抵抗 691 には 1 (V) / 1 00 K $\Omega=10$ (μ A) の基準電流が流れる。基準電流の大きさは、 2 μ A以上 30 μ A以下に設定することが好ましい。さらに好ましくは、 5 μ A以上 20 μ A以下に設定することが好ましい。親トランジスタ 6 3 に流す基準電流が小さいと、単位電流源 634 の精度が悪くなる。基準電流が大きすぎると、I C内部で変換するカレントミラー倍率(この 場合は低減方向)が大きくなり、カレントミラー回路でのバラツキが大きくなり、先と同様に単位電流源 634 の精度が悪くなる。

以上の構成によれば、オペアンプ722の+入力端子の精度が良好かつ抵抗691の精度が良好であれば、極めて精度のよい基準電流(大きさ、バラツキ精度)を形成できる。抵抗691をソースドライバ回路(IC)14内に内蔵する場合は、内蔵した抵抗をトリミングすることにより高精度に形成するとよい。

オペアンプ722の+端子には、基準電圧回路1441からの基準電圧Vrefを印加する。基準電圧を出力する基準電圧回路1441のICはマキシム社などから多数の品種が販売されている。また、基準電圧Vrefはソースドライバ回路14内に形成することもできる(基準電圧Vrefの内蔵)。基準電圧Vrefの範囲は2(V)以上アノード電

圧Vdd(V)以下とすることが好ましい。

基準電圧は接続端子761aから入力する。基本的には、このVre f 電圧をオペアンプ722の十端子に入力すればよい。接続端子761 a を十端子間に電子ボリウム回路561が配置されているのは、EL素子15はRGBで発光効率が異なるためである。つまり、RGBの各EL素子15に流す電流と調整し、ホワイトバランスを取るためである。もちろん、抵抗691の値で調整できる場合は、電子ボリウム回路561での調整は必要でない。たとえば、抵抗691を可変ボリウムで構成する例が例示される。

電子ボリウム回路 5 6 1 の活用としての1 つは、E L 素子 1 5 が R G B で劣化速度が異なることによる再度のホワイトバランス調整である。 E L 素子 1 5 は特に、B が劣化しやすい。そのため、E L 表示パネルを 使用していると長年の間にBのE L 素子 1 5 が暗くなり、画面がイエロー色になる。この場合にB 用の電子ボリウム回路 5 6 1 を調整してホワイトバランスを実施する。もちろん、電子ボリウム回路 5 6 1 を温度センサ 7 8 1 (図 7 8 およびその説明を参照のこと)と連動させて、E L 素子の輝度補償あるいはホワイトバランス補償を実施してもよい。

電子ボリウム回路 5 6 1 は I C (回路) 1 4 内に内蔵させる。もしくは、低温ポリシリコン技術を用いてアレイ基板 7 1 に直接に形成する。ポリシリコンをパターニングすることにより単位抵抗 (R 1、R 2、R 3、R 4、・・・・R n)を複数個形成し、直列に接続する。また、各単位抵抗間にアナログスイッチ (S 1、S 2、S 2、・・・・・S n+1)を配置し、基準電圧 V r e f を分圧して電圧を出力する。

図148などにおいて、トランジスタ1443はバイポーラトランジスタとして図示しているが、これに限定するものではない。FET、MOSトランジスタでもよい。トランジスタ1443はIC内14に内蔵

させる必要はなく、I C外部に配置してもよいことは言うまでもない。 また、ゲートドライバ回路12内に電源などの発生回路を内蔵させ、ま た、トランジスタ1443も内蔵させてもよい。

E L表示パネルで、フルカラー表示を実現するためには、R G B のそれぞれに基準電流を形成(作成)する必要がある。R G B の基準電流の比率でホワイトバランスを調整できる。電流駆動方式の場合は、また、本発明は、1 つの基準電流から単位電流源634が流す電流値を決定する。したがって、基準電流の大きさを決定すれば、単位電流源634が流す電流を決定することができる。そのため、R、G、Bのそれぞれの基準電流を設定すれば、すべての階調におけるホワイトバランスが取れることになる。以上の事項は、ソースドライバ回路14が電流きざみ出力(電流駆動)であることから発揮される効果である。したがって、いかに、R G B ごとに基準電流の大きさを設定できるかがポイントとなる。

E L素子の発光効率は、E L材料の蒸着あるいは塗布する膜厚で決定される。もしくは、支配的な要因である。膜厚は、ロットごとにほぼ一定である。したがって、E L素子 15の形成膜厚をロット管理すれば、E L素子 15に流す電流と発光輝度の関係が決定される。つまり、ロットごとに、ホワイトバランスをとるための電流値は固定である。

たとえば、RのEL素子15に流す電流をIr(A)、GのEL素子15に流す電流をIg(A)、BのEL素子15に流す電流をIb(A)とすれば、ロットごとにホワイトバランスがとれる基準電流の割合がわかる。したがって、一例として、Ir:Ig:Ib=1:2:4の時に、ホワイトバランスが取れることがわかる。ホワイトバランスを設定すると本発明のduty駆動などでは、全階調でホワイトバランスがとれる。この事項は本発明の駆動方法と本発明のソースドライバ回路との相乗効果が発揮される事項である。

171

図148の構成においては、ロットごとにR、G、Bの基準電流を発生させる回路の抵抗691の値を変更することによりホワイトバランスをとることができる。しかし、ロットごとに抵抗691を変更するという作業が発生する。

図148では、ソースドライバ回路(IC)14外部から電子ボリウム回路561を制御し、電子ボリウム回路561のスイッチSxを切り替えて基準電流Iaの値を変更する。図149では、電子ボリウム回路561の設定値をフラシュメモリ1491に記憶できるように構成している。フラッシュメモリ1491の値は、各RGBの電子ボリウム回路561で独自に設定できるように構成されている。フラシュメモリ1491の値は、たとえばEL表示パネルのロットごとに設定され、ソースドライバIC14の電源投入時に読み出されて、電子ボリウム回路561のスイッチSxを設定する。

図150は図149の電子ボリウム回路561を抵抗アレイ回路15 01にした構成図である。なお、図150において、R r は外づけ抵抗 である。もちろん、R r はソースドライバ回路(IC)14内に内蔵さ せてもよい。抵抗アレイ1503はソースドライバ回路(IC)14内 に内蔵させる。抵抗アレイを構成する抵抗(R1~Rn)は直列に接続 されており、各抵抗(R1~Rn)間はショート配線で結線されている。 この結線を、図150で示す a 点 b 点などを切断することにより、抵抗 アレイ1503を流れる電流I r が変化する。電流I r の変化によりオ ペアンプ722の十端子に印加される電圧が変化するから、基準電流I a が変化する。切断する点は、抵抗R r を流れる電流をモニターし、目 標の基準電流となる点を決定して行う。

抵抗アレイ1503のトリミングは、レーザー装置1501を用いて、レーザー光1502を照射することにより行うとよい。

なお、図148ではRGBで抵抗691の値を変更することにより、各RGBの基準電流を変更するとした。また、図149では、フラッシュメモリ1491により、電子ボリウム回路561のスイッチSxを設定することにより、各RGBの基準電流を変更するとした。また、図150では、抵抗アレイ1503の抵抗値をトリミングにより変更することにより、各RGBの基準電流を変更するとした。しかし、本発明はこれに限定するものではない。

たとえば、図149、図150において、各RGBの基準電圧(VrefR、VrefG、VrefB)の電圧値を変更することによっても、 基準電流を調整することができることは言うまでもない。各RGBの基 準電圧Vrefはオペアンプ回路などにより容易に発生させることがで きる。また、図148、図149、図150などにおいて、抵抗Rrを ボリウムとすることにより、結果的にソースドライバ回路(IC)14 に印加される基準電圧を変更することができる。

最終段電流源 $63300\sim63$ 倍の電流が出力されるとしたが、これは最終段電流源 63300レントミラー倍率が 1 倍の時である。カレントミラー倍率が 2 倍の時は、最終段電流源 $63300\sim126$ 倍の電流が出力され、カレントミラー倍率が 0.5 倍の時は、最終段電流源 $63300\sim31.5$ 倍の電流が出力される。

以上のように、本発明は最終段電流源633あるいは、それより前段の電流源(631、632など)のカレントミラー倍率を変化させることにより、出力の電流値を容易に変更できる。また、以上の事項は、R、G、Bごとにカレントミラー倍率を変更する(異ならせる)ことも好ましい。たとえば、Rのみ、いずれかの電流源のカレントミラー倍率を他の色に対して(他の色に対応する電流源回路に対して)、変化(異ならせる)させてもよい。特に、EL表示パネルは、各色(R、G、Bある

いはシアン、イエロー、マゼンダ)ごとに発光効率などが異なる。したがって、各色でカレントミラー倍率を変化させることにより、ホワイトバランスを良好にできる。

電流源のカレントミラー倍率を他の色に対して(他の色に対応する電流源回路に対して)、変化(異ならせる)させるという事項は、固定的なものに限定されない。可変することも含まれる。可変は、電流源にカレントミラー回路を構成するトランジスタを複数形成しておき、外部からの信号によりカレント電流を流す前記トランジスタの個数を切り替えることにより実現できる。このように構成することにより、作製されたEL表示パネルの各色の発光状態を観察しながら、最適なホワイトバランスに調整することが可能になる。

特に、本発明は、多数段に電流源(カレントミラー回路)を連結する 構成である。したがって、第1段の電流源631と第2段の電流源63 2とのカレントミラー倍率を変化させると、少ない連結部(カレントミ ラー回路など)により容易に多数の出力の出力電流を変化できる。もち ろん、第2段の電流源632と第3段の電流源633とのカレントミラ ー倍率を変化させるよりも、少ない連結部(カレントミラー回路など) により容易に多数の出力の出力電流を変化できることはいうまでもない。

なお、カレントミラー倍率を変化という概念は、電流倍率を変化(調整)するということである。したがって、カレントミラー回路のみに限定されるものではない。たとえば、電流出力のオペアンプ回路、電流出力のD/A回路などでも実現できる。以上に説明した事項は、本発明の他の実施例についても適用されることはいうまでもない。

図65に、3段式カレントミラー回路による176出力(N×M=176)の回路図の一例を示す。図65では、第1段カレントミラー回路による電流源631を親電流源、第2段カレントミラー回路による電流

源632を子電流源、第3段カレントミラー回路による電流源633を 孫電流源と記している。最終段カレントミラー回路である第3段カレン トミラー回路による電流源の整数倍の構成により、176出力のばらつ きを極力抑え、高精度な電流出力が可能である。もちろん、電流源53 1、632、633を密集して配置するという構成を忘れてはならない。

なお、密集して配置するとは、第1の電流源631と第2の電流源632とを少なくとも8mm以内の距離に配置(電流あるいは電圧の出力側と電流あるいは電圧の入力側)することをいう。さらには、5mm以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性(Vt、モビリティ(μ))差がほとんど発生しないからである。また、同様に、第2の電流源632と第3の電流源633(電流の出力側と電流の入力側)も少なくとも8mm以内の距離に配置する。さらに好ましくは、5mm以内の位置に配置することが好ましい。以上の事項は、本発明の他の実施例においても適用されることは言うまでもない。

この電流あるいは電圧の出力側と電流あるいは電圧の入力側とは、以下の関係を意味する。図66の電圧受け渡しの場合は、第(I)段の電流源のトランジスタ631(出力側)と第(I+1)の電流源のトランジスタ632a(入力側)とを密集して配置する関係である。図67の電流受け渡しの場合は、第(I)段の電流源のトランジスタ631a(出力側)と第(I+1)の電流源のトランジスタ632b(入力側)とを密集して配置する関係である。

なお、図65、図66などにおいて、トランジスタ631は1個としたが、これに限定するものではない。たとえば、小さなサブトランジスタ631を複数個形成し、この複数個のサブトランジスタのソースまたはドレイン端子を可変抵抗651と接続して単位トランジスタを構成し

てもよい。小さなサブトランジスタを複数個並列に接続することにより、 単位トランジスタのばらつきを低減することができる。

同様に、トランジスタ632aは1個としたが、これに限定するものではない。たとえば、小さなトランジスタ632aを複数個形成し、このトランジスタ632aの複数個のゲート端子を、トランジスタ631のゲート端子と接続してもよい。小さなトランジスタ632aを複数個並列に接続することにより、トランジスタ632aのばらつきを低減することができる。

したがって、本発明の構成としては、1つのトランジスタ631と複数個のトランジスタ632aとを接続する構成、複数個のトランジスタ631と1個のトランジスタ632aとを接続する構成、複数個のトランジスタ631と複数個のトランジスタ632aとを接続する構成が例示される。以上の実施例は後に詳細に説明する。

以上の事項は、図68のトランジスタ633aとトランジスタ633 bとの構成にも適用される。1つのトランジスタ633aと複数個のトランジスタ633baとを接続する構成、複数個のトランジスタ633 aと1個のトランジスタ633bとを接続する構成、複数個のトランジスタ633aと複数個のトランジスタ633bとを接続する構成が例示される。小さなトランジスタ633を複数個並列に接続することにより、トランジスタ633のばらつきを低減することができるからである。

以上の事項は、図68のトランジスタ632a、632bとの関係に も適用することができる。また、図64のトランジスタ633bも複数 個のトランジスタで構成することが好ましい。図73、図74のトラン ジスタ633についても同様に複数個のトランジスタで構成することが 好ましい。

ここで、シリコンチップとしたが、これは、半導体チップの意味であ

る。したがって、ガリウム基板に形成されたチップ、ゲルマニウム基板など形成された他の半導体チップも同様である。したがって、ソースドライバIC14はいずれの半導体基板で作製してもよい。また、単位トランジスタ634は、バイポーラトランジスタ、CMOSトランジスタ、バイCMOSトランジスタ、DMOSトランジスタのいずれでもよい。しかし、単位トランジスタ634の出力バラツキを小さくする観点から、単位トランジスタ634はCMOSトランジスタで構成することが好ましい。

単位トランジスタ634はNチャンネルで構成することが好ましい。 Pチャンネルトランジスタで構成した単位トランジスタは、Nチャンネルトランジスタで構成した単位トランジスタに比較して、出力バラツキが1.5倍になる。

ソースドライバIC14の単位トランジスタ634は、Nチャンネルトランジスタで構成することが好ましいことから、ソースドライバIC14のプログラム電流は、画素16からソースドライバICへの引き込み電流となる。したがって、画素16の駆動用トランジスタ11aはPチャンネルで構成される。また、図1のスイッチング用トランジスタ11dもPチャンネルトランジスタで構成される。

以上のことから、ソースドライバIC(回路)14の出力段の単位トランジスタ634をNチャンネルトランジスタで構成し、画素16の駆動用トランジスタ11aをPチャンネルトランジスタで構成するという構成は、本発明の特徴ある構成である。なお、画素16を構成するトランジスタ11のすべてを図1に図示することにより画素16を作製するプロセスマスクを低減することができるからより好ましい構成である。

画素16を構成するトランジスタ11をPチャンネルで構成すると、 プログラム電流は画素16からソース信号線18に流れ出す方向になる。 •

そのため、ソースドライバ回路の単位トランジスタ634(図73、図74、図126、図129などを参照のこと)は、Nチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路14はプログラム電流 I wを引き込むように回路構成する必要がある。

したがって、画素16の駆動用トランジスタ11a(図1の場合)が Pチャンネルトランジスタの場合は、必ず、ソースドライバ回路14は プログラム電流 I wを引き込むように、単位トランジスタ634をNチャンネルトランジスタで構成する。ソースドライバ回路14をアレイ基板71に形成するには、Nチャンネル用マスク(プロセス)とPチャンネル用マスク(プロセス)の両方を用いる必要がある。概念的に述べれば、画素16とゲートドライバ12をPチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはNチャンネルで構成するのが本発明の表示パネル(表示装置)である。

したがって、画素16のトランジスタ11をPチャンネルトランジスタで形成し、ゲートドライバ回路12をPチャンネルトランジスタで形成する。このように画素16のトランジスタ11とゲートドライバ回路12の両方をPチャンネルトランジスタで形成することにより基板71を低コスト化できる。しかし、ソースドライバ14は、単位トランジスタ634をNチャンネルトランジスタで形成することが必要になる。したがって、ソースドライバ回路14は基板71に直接形成することができない。そこで別途、シリコンチップなどでソースドライバ回路14を作製し、基板71に積載する。つまり、本発明は、ソースドライバIC14(映像信号としてのプログラム電流を出力する手段)を外付けする構成である。

なお、ソースドライバ回路 1 4 はシリコンチップで構成するとしたが これに限定するものではない。たとえば、低温ポリシリコン技術などで ガラス基板に多数個を同時に形成し、チップ状に切断して、基板71に 積載してもよい。なお、基板71にソースドライバ回路を積載するとし て説明しているが、積載に限定するものではない。ソースドライバ回路 14の出力端子681を基板71のソース信号線18に接続するのであ ればいずれの形態でもよい。たとえば、TAB技術でソースドライバ回 路14をソース信号線18に接続する方式が例示される。シリコンチッ プなどに別途ソースドライバ回路14を形成することにより、出力電流 のバラツキが低減し、良好な画像表示を実現できる。また、低コスト化 が可能である。

また、画素16の選択トランジスタをPチャンネルで構成し、ゲートドライバ回路をPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイス、FED(フィールドエミッションディスプレイ)にも適用することができる。

画素16のスイッチング用トランジスタ11b、11cがPチャンネルトランジスタで形成されていると、Vghで画素16が選択状態となる。Vg1で画素16が非選択状態となる。以前にも説明したが、ゲート信号線17aがオン(Vg1)からオフ(Vgh)になる時に電圧が突き抜ける(突き抜け電圧)。画素16の駆動用トランジスタ11aがPチャンネルトランジスタで形成されていると、黒表示状態の時、この突き抜け電圧によりトランジスタ11aがより電流が流れないようになる。したがって、良好な黒表示を実現できる。黒表示を実現することが困難であるという点が、電流駆動方式の課題である。

本発明では、ゲートドライバ回路12をPチャンネルトランジスタで 構成することにより、オン電圧はVghとなる。したがって、Pチャン ネルトランジスタで形成された画素16とマッチングがよい。また、黒

表示を良好にする効果を発揮させるためには、図1、図2、図32、図 140、図142、図144、図145の画素16の構成のように、ア ノード電圧Vddから駆動用トランジスタ11a、ソース信号線18を 介してソースドライバ回路14の単位トランジスタ634にプログラム 電流Iwが流入するように構成することが重要である。したがって、ゲ ートドライバ回路12および画素16をPチャンネルトランジスタで構 成し、ソースドライバ回路14を基板に積載し、かつソースドライバ回 路14の単位トランジスタ634をNチャンネルトランジスタで構成す ることは、すぐれた相乗効果を発揮する。また、Nチャンネルで形成し た単位トランジスタ634はPチャンネルで形成した単位トランジスタ 634に比較して出力電流のバラツキが小さい。同一面積(W・L)の トランジスタ634で比較した場合、Nチャンネルの単位トランジスタ 634はPチャンネルの単位トランジスタ634に比較して、出力電流 のばらつきは、1/1. 5から1/2になる。この理由からもソースド ライバIC14の単位トランジスタ634はNチャンネルで形成するこ とが好ましい。

なお、図42の(b)においても同様である。図42の(b)は駆動用トランジスタ11bを介してソースドライバ回路14の単位トランジスタ634に電流が流入するのではない。しかし、アノード電圧Vddからプログラム用トランジスタ11a、ソース信号線18を介してソースドライバ回路14の単位トランジスタ634にプログラム電流Iwが流入するように構成である。したがって、図1と同様に、ゲートドライバ回路12および画素16をPチャンネルトランジスタで構成し、ソースドライバ回路14を基板に積載し、かつソースドライバ回路14の単位トランジスタ634をNチャンネルトランジスタで構成することは、すぐれた相乗効果を発揮する。

なお、本発明では、画素 1 6 の駆動用トランジスタ 1 1 a を P チャンネルで構成し、スイッチングトランジスタ 1 1 b、 1 1 c を P チャンネルで構成する。また、ソースドライバ I C 1 4 の出力段の単位トランジスタ 6 3 4 を N チャンネルで構成するとした。また、好ましくは、ゲートドライバ回路 1 2 は P チャンネルトランジスタで構成するとした。

前述の逆の構成でも効果を発揮することは言うまでもない。画素16の駆動用トランジスタ11aをNチャンネルで構成し、スイッチングトランジスタ11b、11cをNチャンネルで構成する。また、ソースドライバIC14の出力段の単位トランジスタ634をPチャンネルとする構成である。なお、好ましくは、ゲートドライバ回路12はNチャンネルトランジスタで構成する。この構成も本発明の構成である。

以上の事項では、単位トランジスタ634は1個の単体トランジスタ634で構成されるICに限定されるものではない。電流出力段回路が、複数のトランジスタで構成されるもの、カレントミラーで構成されるものなど他の構成で構成されるソースドライバIC14にも適用される。

さらには、低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜(CGS)、もしくはアモルファスシリコン技術を用いてソースドライバ回路14にも適用される。ただし、この場合は、パネルが比較的大型の場合が多い。パネルが大型であると多少のソース信号線18からの出力バラツキがあっても視覚的に認識されにくい。

したがって、以上のガラス基板などに画素トランジスタと同時にソースドライバ回路14を形成する表示パネルでは、密集して配置するとは、第1の電流源631と第2の電流源632とを少なくとも30mm以内の距離に配置(電流の出力側と電流の入力側)することをいう。 さらには、20mm以内に配置することが好ましい。この範囲であれば、検討によりこの範囲に配置されたトランジスタの特性(Vt、モビリティ

(μ)) 差がほとんど発生しないからである。また、同様に、第2の電流源632と第3の電流源633(電流の出力側と電流の入力側)も少なくとも30mm以内の距離に配置する。さらに好ましくは、20mm以内の位置に配置することが好ましい。

以上の説明は、理解を容易に、あるいは説明を容易にするため、カレントミラー回路間は電圧により信号を受け渡すように説明をした。しかし、電流受け渡し構成にすることにより。よりばらつきの小さい電流駆動型表示パネルの駆動用ドライバ回路(IC)14を実現することができる。

図67は電流受け渡し構成の実施例である。なお、図66は電圧受け渡し構成の実施例である。 図66、図67とも回路図としては同じであり、レイアウト構成すなわち配線の引き回し方が異なる。図66において、631は第1段電流源用Nチャンネルトランジスタ、632aは第2段電流源用Nチャンネルトランジスタ、632bは第2段電流源用Pチャンネルトランジスタである。

図67において、631aは第1段電流源用 N チャンネルトランジスタ、632aは第2段電流源用 N チャンネルトランジスタ、632bは第2段電流源用 P チャンネルトランジスタである。

図66では、可変抵抗651 (電流を変化するために用いるものである)とNチャンネルトランジスタ631で構成される第1段電流源のゲート電圧が、第2段電流源のNチャンネルトランジスタ632aのゲートに受け渡されているので、電圧受け渡し方式のレイアウト構成となる。

一方、図67では、可変抵抗651とNチャンネルトランジスタ63 1 a で構成される第1段電流源のゲート電圧が、隣接する第2段電流源 のNチャンネルトランジスタ632aのゲートに印加され、その結果ト

ランジスタに流れる電流値が、第2段電流源のPチャンネルトランジスタ632bに受け渡されているので、電流受け渡し方式のレイアウト構成となる。

なお、本発明の実施例では説明を容易にするため、あるいは理解を容易にするために、第1の電流源と第2の電流源との関係を中心に説明しているが、これに限定されるものではなく、第2の電流源と第3の電流源との関係、あるいはそれ以外の電流源との関係においても適用される(適用できる)ことは言うまでもない。

図66に示した電圧受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第1段の電流源のNチャンネルトランジスタ631と第2段の電流源のNチャンネルトランジスタ632aが離れ離れになる(離れ離れになりやすいというべきではある)ので、両者のトランジスタ特性に相違が生じやすい。したがって、第1段電流源の電流値が第2段電流源に正確に伝達されず、ばらつきが生じやすい。

それに対して、図67に示した電流受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第1段電流源のNチャンネルトランジスタ631aと第2段電流源のNチャンネルトランジスタ632aが隣接している(隣接して配置しやすい)ので、両者のトランジスタ特性に相違は生じにくく、第1段電流源の電流値が第2段電流源に正確に伝達され、ばらつきが生じにくい。

以上のことから、本発明の多段式カレントミラー回路の回路構成(本発明の電流駆動方式のソースドライバ回路(IC)14として、電圧受け渡しではなく、電流受け渡しとなるレイアウト構成とすることにより、よりばらつきが小さくでき好ましい。以上の実施例は本発明の他の実施例にも適用できることは言うまでもない。

なお、説明の都合上、第1段電流源から第2段電流源の場合を示したが、第2段電流源から第3段電流源、第3段電流源から第4段電流源、・・・の場合も同様であることは言うまでもない。

図68は、図65の3段構成のカレントミラー回路(3段構成の電流源)を、電流受け渡し方式にした場合の例を示している(したがって、図65は電圧受け渡し方式の回路構成である)。

図68では、まず、可変抵抗651とNチャンネルトランジスタ631で基準電流が作成される。なお、可変抵抗651で基準電流を調整するように説明しているが、実際は、ソースドライバIC(回路)14内に形成(もしくは配置)された電子ボリウム回路によりトランジスタ631のソース電圧が設定され、調整されるように構成される。もしくは、図64に図示するような多数の電流源(1単位)634から構成される電流方式の電子ボリウムから出力される電流を直接にトランジスタ631のソース端子に供給することにより基準電流は調整される(図69を参照のこと)。

トランジスタ631による第1段電流源のゲート電圧が、隣接する第2段電流源のNチャンネルトランジスタ632aのゲートに印加され、その結果トランジスタに流れる電流値が、第2段電流源のPチャンネルトランジスタ632bに受け渡される。また、第2の電流源のトランジスタ632bによるゲート電圧が、隣接する第3段電流源のNチャンネルトランジスタ633aのゲートに印加され、その結果トランジスタに流れる電流値が、第3段電流源のNチャンネルトランジスタ633bに受け渡される。第3段電流源のNチャンネルトランジスタ633bに受け渡される。第3段電流源のNチャンネルトランジスタ633bのゲートには図64に図示する多数の電流源634が必要なビット数に応じて形成(配置)される。

図69では、前記多段式カレントミラー回路の第1段電流源631に、

電流値調整用素子が具備されていることを特徴としている。この構成により、第1段電流源631の電流値を変化させることにより、出力電流をコントロールすることが可能となる。

トランジスタのVtバラツキ(特性バラツキ)は、1ウエハ内で10 0 (m V) 程度のばらつきがある。しかし、100 μ 以内に近接して形成されたトランジスタのVtバラツキは、少なくとも、10 (m V) 以下である(実測)。つまり、トランジスタを近接して形成し、カレントミラー回路を構成することにより、カレントミラー回路の出力電流バラツキを減少させることができる。したがって、ソースドライバICの各端子の出力電流バラツキを少なくすることができる。

xお、トランジスタのバラツキはV tであるとして説明をするが、トランジスタのバラツキはV tだけではない。しかし、V t バラツキがトランジスタの特性バラツキの主要因であるから、理解を容易にするため、V t バラツキ=トランジスタバラツキとして説明をする。

図110はトランジスタの形成面積(平方ミリメートル)と、単体トランジスタの出力電流バラツキとの測定結果を示している。出力電流バラツキとは、V t 電圧での電流バラツキである。黒点は所定の形成面積内に作製された評価サンプル(10-200個)のトランジスタ出力電流バラツキである。図110のA領域(形成面積0.5平方ミリメートル以内)内で形成されたトランジスタには、ほとんど出力電流のバラツキがない(ほぼ、誤差範囲の出力電流バラツキしかない。つまり、一定の出力電流が出力される)。逆にC領域(形成面積2.4平方ミリメートル以上)では、形成面積に対する出力電流のバラツキが急激に大きくなる傾向がある。B領域(形成面積0.5平方ミリメートル以上2.4平方ミリメートル以下)では、形成面積に対する出力電流のバラツキはほぼ比例の関係にある。

ただし、出力電流の絶対値は、ウエハごとに異なる。しかし、この問題は、本発明のソースドライバ回路(IC)14において、基準電流を調整すること、あるいは所定値にすることにより対応できる。また、カレントミラー回路などの回路工夫で対応できる(解決できる)。

本発明は、入力デジタルデータ(D)により、単位トランジスタ63 4に流れる電流数を切り替えることによりソース信号線18に流れる電 流量を変化(制御)する。階調数が64階調以上であれば、1/64= 0.015であるから、理論的には、1~2%以内の出力電流バラツキ 以内にする必要がある。なお、1%以内の出力バラツキは、視覚的には 判別することが困難になり、0.5%以下ではほぼ判別することができ ない(均一に見える)。

出力電流バラツキ (%) を1%以内にするためには、図110の結果に示すようにトランジスタ群 (バラツキの発生を抑制すべきトランジスタ) の形成面積を2平方ミリメーター以内にする必要がある。さらに好ましくは、出力電流のバラツキ (つまり、トランジスタのV t バラツキ)を0.5%以内にすることが好ましい。図110の結果に示すようにトランジスタ群681の形成面積を1.2平方ミリメーター以内にすればよい。なお、形成面積とは、縦×横の長さの面積である。たとえば、一例として、1.2平方ミリメートルでは、1mm×1.2mmである。

なお、以上は、特に8ビット(256階調)以上の場合である。25 6階調以下の場合、たとえば、6ビット(64階調)の場合は、出力電 流のバラツキは2%程度であっても良い(画像表示上、実状は問題がない)。この場合は、トランジスタ群681は、5平方ミリメートル以内 に形成すればよい。また、トランジスタ群681(図68では、トラン ジスタ群681aと681bの2つを図示している)の両方が、この条 件を満足することを要しない。少なくとも一方が(3つ以上ある場合は、 1つ以上のトランジスタ群 6 8 1) この条件を満足するように構成すれば本発明の効果が発揮される。特に、下位のトランジスタ群 6 8 1 (6 8 1 a が上位で、6 8 1 b が下位の関係)に、関してこの条件を満足させることが好ましい。画像表示に問題が発生しにくくなるからである。

本発明のソースドライバ回路 (IC) 14は、図68に図示するよう に、親、子、孫というように少なくとも複数の電流源を多段接続し、か つ各電流源密配置にしている(もちろん、親、子の2段接続でもよい)。 また、各電流源間(トランジスタ群681間)を電流受け渡しにしてい る。具体的には、図68の点線で囲った範囲(トランジスタ群681) を密配置にする。このトランジスタ群681は電圧受け渡しの関係にあ る。また、親の電流源631と子の電流源632aとは、ソースドライ バIC14チップの略中央部に形成または配置する。チップの左右に配 置された子の電流源を構成するトランジスタ632aと、子の電流源を 構成するトランジスタ632bとの距離を比較的短くすることができる からである。つまり、最上位のトランジスタ群681aをICチップの 略中央部に配置する。そして、ICチップ14の左右に、下位のトラン ジスタ群681bを配置する。好ましくは、この下位のトランジスタ群 681bの個数が I Cチップの左右で略等しくなるように配置または、 形成もしくは作製するのである。なお、以上の事項は、ICチップ14 に限定されず、低温あるいは高温ポリシリコン技術でアレイ基板71に 直接形成したソースドライバ回路14にも適用される。他の事項も同様 である。

本発明では、トランジスタ群681aはICチップ14の略中央部に 1つ構成または配置または形成あるいは作製されたおり、チップの左右 に8個ずつトランジスタ群681bが形成されている(N=8+8、図 63を参照のこと)。子のトランジスタ群681bはチップの左右に等

しくなるように、もしくは、チップ中央の親が形成された位置に対し、 左側に形成または配置されたトランジスタ群 6 8 1 b の個数と、チップ の右側に形成または配置されたトランジスタ群 6 8 1 b の個数との差が、 4個以内となるように構成することが好ましい。さらには、チップの左 側に形成または配置されたトランジスタ群 6 8 1 b の個数と、チップの 右側に形成または配置されたトランジスタ群 6 8 1 b の個数と、チップの 右側に形成または配置されたトランジスタ群 6 8 1 b の個数との差が、 1個以内となるように構成することが好ましい。以上の事項は、孫にあ たるトランジスタ群 (図 6 8 では省略されているが) についても同様で ある。

親電流源631と子電流源632a間は電圧受け渡し(電圧接続)されている。したがって、トランジスタのVtバラツキの影響を受けやすい。そのため、トランジスタ群681aの部分を密配置する。このトランジスタ群681aの形成面積を、図110の図示するように2平方ミリメートル以内の面積に形成する。さらに好ましくは1.2平方ミリメートル以内に形成する。もちろん、階調数が64階調以下の場合は、5平方ミリメートル以内でもよい。

トランジスタ群 6 8 1 a を子トランジスタ 6 3 2 b 間は電流でデータを受け渡し(電流受け渡し)をしているので、多少、距離は流れても構わない。この距離の範囲(たとえば、上位のトランジスタ群 6 8 1 a の出力端から下位のトランジスタ群 6 8 1 b の入力端までの距離)は、先に説明したように、第 2 の電流源(子)を構成するトランジスタ 6 3 2 a と第 2 の電流源(子)を構成するトランジスタ 6 3 2 b とを、少なくとも 1 0 m m 以内の距離に配置する。このましくは 8 m m 以内に配置または形成する。さらには、5 m m 以内に配置することが好ましい。

この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性(Vt、モビリティ(μ))差が、電流受け渡しではほと

んど影響しないからである。特に、この関係は、下位のトランジスタ群で実施することが好ましい。たとえば、トランジスタ群681 a が上位で、その下位にトランジスタ群681 b、さらにその下位にトランジスタ群681 cがあれば、トランジスタ群681 bとトランジスタ群68 1 c の電流受け渡しをこの関係を満足させる。したがって、すべてのトランジスタ群681がこの関係を満足させることに、本発明が限定されるものではない。少なくとも1組のトランジスタ群681がこの関係を満足するようにすればよい。特に、下位の方が、トランジスタ群681の個数が多くなるからである。

第3の電流源(孫)を構成するトランジスタ633aと第3の電流源 を構成するトランジスタ633bについても同様である。なお、電圧受 け渡しでも、ほぼ適用することができることは言うまでもない。

トランジスタ群 6 8 1 b はチップの左右方向(長手方向、つまり、出力端子 7 6 1 と対面する位置に)に形成または作製あるいは配置されている。トランジスタ群 6 8 1 b はチップの左右方向(長手方向、つまり、出力端子 7 6 1 と対面する位置に)に形成または作製あるいは配置されている。このトランジスタ群 6 8 1 b の個数Mは、本発明では1 1 個(図 6 3 を参照)である。

子電流源632bと孫電流源633a間は電圧受け渡し(電圧接続)されている。そのため、トランジスタ群681aと同様にトランジスタ群681bの形成面群681bの部分を密配置する。このトランジスタ群681bの形成面積を、図110の図示するように2平方ミリメートル以内の面積に形成する。さらに好ましくは1.2平方ミリメートル以内に形成する。ただし、このトランジスタ群681b部分のVtが少しでもばらつくと画像として認識されやすい。したがって、ほとんどバラツキが発生しないように、形成面積は図110のA領域(0.5平方ミリメートル以内)に

PCT/JP03/02535

することが好ましい。

トランジスタ群 6 8 1 b を孫トランジスタ 6 3 3 a とトランジスタ 6 3 3 b 間は電流でデータを受け渡し(電流受け渡し)をしているので、多少、距離は流れても構わない。この距離の範囲についても先の説明と同様である。第 3 の電流源(孫)を構成するトランジスタ 6 3 3 a と第 2 の電流源(孫)を構成するトランジスタ 6 3 3 b とを、少なくとも 8 mm以内の距離に配置する。さらには、5 mm以内に配置することが好ましい。

図69に、前記電流値制御用素子として、電子ボリウムで構成した場合を示す。電子ボリウムは抵抗691(電流制限および各基準電圧を作成する。抵抗691はポリシリで形成する)、デコーダ回路692、レベルシフタ回路693などで構成される。なお、電子ボリウムは電流を出力する。トランジスタ641はアナログスイッチ回路として機能する。

なお、ソースドライバIC (回路) 14において、トランジスタを電流源と記載する場合がある。トランジスタで構成されたカレントミラー 回路などは電流源として機能するからである。

また、電子ボリウム回路は、EL表示パネルの色数に応じて形成(もしくは配置)する。たとえば、RGBの3原色であれば、各色に対応する3つの電子ボリウム回路を形成(もしくは配置)し、各色を独立に調整できるようにすることが好ましい。しかし、1つの色を基準にする(固定する)場合は、色数-1分の電子ボリウム回路を形成(もしくは配置)する。

図76は、RGBの3原色を独立に基準電流を制御する抵抗素子65 1を形成(配置)した構成である。もちろん、抵抗素子651は電子ボ リウムに置き換えてもよいことは言うまでもない。電流源631、電流 源632などの親電流源、子電流源など基本(根本)となる電流源は図

76に図示する領域に出力電流回路704に密集して配置する。密集して配置することにより、各ソース信号線18からの出力バラツキが低減する。図76に図示するようにICチップ(回路)14の中央部に出力電流回路704(電流出力回路に限定されるものではない。基準電流発生回路部、コントローラ部でもよい。つまり、704とは出力回路が形成されていない領域である)に配置することにより、ICチップ(回路)14の左右に電流源631、632などから電流を均等に分配することが容易となる。したがって、左右の出力バラツキが発生しにくい。

ただし、中央部に出力電流回路 7 0 4 に配置することに限定するものではない。 I C チップの片端もしくは両端に形成してもよい。また、出力電流回路 7 0 4 と平行に形成または配置してもよい。

ICチップ14の中央部にコントローラあるいは出力電流回路704を形成することは、ICチップ14の単位トランジスタ634のVt分布の影響を受けやすいため、あまり好ましいとはいえない(ウエハのVtdウエハ内で滑らかな分布が発生している)。

この理由を図120で説明をする。ICチップ14の中央部にコントローラあるいは出力電流回路704を形成すると、中央部には単位トランジスタ634からなる出力電流回路を形成または構成することができない。一方で表示パネルの表示画面50はマトリックス状に画素16が形成されている。画素は碁盤目状に等間隔に形成されている。したがって、図120に図示するように、ICチップ14の中央部には、出力電流回路の出力端子761bはない。そのため、パネルの表示画面50の中央部には、EL素子15の中央部以外の出力端子761a、761cから配線を引き回す。

しかし、出力端子761b、761cに接続される出力回路の単位トランジスタのVtは異なっている可能性がある。各出力端子の単位トラ

ンジスタ634のゲート端子電圧が同一であっても、単位トランジスタ634のVt分布により出力電流が異なる。したがって、パネルの中央部で出力電流の段差が発生する可能性がある。出力電流の段差が発生すると、画面の中央部で左右の輝度が異なる。

この課題を解決する構成を図122に図示する。図122の(a)は出力電流回路704をICチップの片側に構成した例である。図122の(b)は出力電流回路704をICチップの両側に分割して構成した例である。図122の(c)は出力電流回路704をICチップの入力端子側に構成した例である。したがって、出力電流回路704以外の領域に出力端子が規則的に形成されている。

図68の回路構成では、1つのトランジスタ633aと1つのトランジスタ633bとが一対一の完成で接続されている。図67においても、1つのトランジスタ632aと1つのトランジスタ632bとが一対一の完成で接続されている。図65などにおいても同様である。

しかし、1つのトランジスタと1つのトランジスタとが一対一の関係で接続されていると、対応するトランジスタの特性(Vtなど)の特性がバラツクとこのトランジスタに接続されたトランジスタの出力にバラッキが発生してしまう。

この課題を解決する構成の実施例が図123の構成である。図123の構成は、一例として4つのトランジスタ633aからなる伝達トランジスタ群681b(681b1、681b2、681b3)と4つのトランジスタ群681b(681c1、681c2、681c3)とが接続されている。ただし、伝達トランジスタ群681b、伝達トランジスタ群681cはそれぞれ4つのトランジスタ 633で構成されるとしたがこれに限定されるものではなく、3以下でもよく、5以上でもよいことは言うまでもない。つまり、トラン

ジスタ633aに流れる基準電流 I bを、トランジスタ633aとカレントミラー回路を構成する複数のトランジスタ633で出力し、この出力電流を複数のトランジスタ633bで受けるものである。複数のトランジスタ633aと複数のトランジスタ633bと略同一サイズで、かつ同一個数に設定することが好ましい。また、1出力を構成する単位トランジスタ634の個数(図124のように64階調の場合は63個)と、単位トランジスタ634とカレントミラーを構成するトランジスタ633bの個数とは略同一サイズ、かつ同一個数にすることが好ましい。以上のように構成すればカレント倍率が精度よく設定でき、また、出力電流のばらつきも少なくなる。

なお、トランジスタ633bに流す電流 I c 1 に対して、632bに流れる電流 I b は 5 倍以上になるように設定することが好ましい。トランジスタ633aのゲート電位が安定し、出力電流による過渡現象の発生を抑制できるからである。

また、伝達トランジスタ群681b1には4つのトランジスタ633 aが隣接して配置され、伝達トランジスタ群681b1に隣接して伝達 トランジスタ群681b2が配置され、この伝達トランジスタ群681 b2には4つのトランジスタ633aが隣接して配置されというように 形成されるとしているがこれに限定するものではない。たとえば、伝達 トランジスタ群681b1のトランジスタ633aと伝達トランジスタ 群681b2のトランジスタ633aとが相互に位置関係を交錯するよ うに配置または形成してもよい。位置関係を交錯(トランジスタ633 の配置を伝達トランジスタ群681間で入れ替える)させることにより、 各端子での出力電流(プログラム電流)のバラツキをより少なくするこ とができる。

このように電流受け渡しするトランジスタを複数のトランジスタで構

成することにより、トランジスタ群全体として出力電流のバラツキが少なくなり、各端子での出力電流(プログラム電流)のバラツキをより少なくすることができる。

伝達トランジスタ群681を構成するトランジスタ633の形成面積の総和が重要な項目である。基本的にトランジスタ633の形成面積の総和が大きいほど、出力電流(ソース信号線18から流入するプログラム電流)のバラツキは少なくなる。つまり、伝達トランジスタ群681の形成面積(トランジスタ633の形成面積の総和)が大きいほどバラッキは小さくなる。しかし、トランジスタ633の形成面積が大きくなればチップ面積が大きくなり、ICチップ14の価格が高くなる。

なお、伝達トランジスタ群 681 の形成面積とは、伝達トランジスタ群 681 を構成するトランジスタ 633 の面積の総和である。また、トランジスタ 633 の面積とは、トランジスタ 633 のチャンネル長しとトランジスタ 633 のチャンネル幅Wをかけた面積をいう。したがって、トランジスタ群 681 が 10 個のトランジスタ 633 で構成され、トランジスタ 633 のチャンネル長しが 10μ m、トランジスタ 633 のチャンネル長しが 10μ m、トランジスタ 633 のチャンネル幅Wが 5μ mとすれば、伝達トランジスタ群 681 の形成面積 7 m (平方 μ m) は 10μ m× 5μ m× 10 個 9 0 (平方 μ m) である。

伝達トランジスタ群 6 8 1 の形成面積は単位トランジスタ 6 3 4 との関係を所定の関係を維持するようにする必要がある。また、伝達トランジスタ群 6 8 1 b とは所定の関係を維持するようにする必要がある。

トランジスタ群 6 8 1 の形成面積と単位トランジスタ 6 3 4 との関係について説明をする。図 6 6 でも図示しているように、1 つのトランジスタ 6 3 3 b に対応して複数の単位トランジスタ 6 3 4 が接続されてい

る。 64 階調の場合は、1つのトランジスタ633 b に対応する単位トランジスタ634 は63 個である(図64 の構成の場合)。この単位トランジスタ郡の形成面積 Ts (平方 μ m)は、単位トランジスタ633 のチャンネル長Lが 10μ m、トランジスタ633 のチャンネル幅Wが 10μ mとすれば、 10μ m× 10μ m×63 個=6300 平方 μ mである。

図64のトランジスタ633bが、図123では、伝達トランジスタ群681cが該当する。単位トランジスタ群の形成面積Tsと伝達トランジスタ群681cの形成面積Tmとは、以下の関係となるようにする。

 $1/4 \leq Tm/Ts \leq 6$

さらに好ましくは、単位トランジスタ群の形成面積Tsと伝達トランジスタ群681cの形成面積Tmとは、以下の関係となるようにする。

 $1/2 \leq T m/T s \leq 4$

以上の関係を満足させることにより、各端子での出力電流(プログラム電流)のバラツキを少なくすることができる。

また、伝達トランジスタ群681bの形成面積Tmmは伝達トランジス群681cの形成面積Tmsとは、以下の関係となるようにする。

 $1/2 \leq T m m/T m s \leq 8$

さらに好ましくは、単位トランジスタ群の形成面積Tsと伝達トランジスタ群681cの形成面積Tmとは、以下の関係となるようにする。

 $1 \leq T \, \text{m} / T \, \text{s} \leq 4$

以上の関係を満足させることにより、各端子での出力電流(プログラム電流)のバラツキを少なくすることができる。

トランジスタ群 6 8 1 b 1 からの出力電流 I c 1、トランジスタ群 6 8 1 b 2 からの出力電流 I c 2、トランジスタ群 6 8 1 b 2 からの出力電流 I c 3 とするとき、出力電流 I c 1、出力電流 I c 2、および出力

電流 I c 3は一致させる必要がある。本発明では、トランジスタ群 6 8 1 は複数のトランジスタ 6 3 3で構成しているため、個々のトランジスタ 6 3 3がばらついていても、トランジスタ群 6 8 1 としては、出力電流 I c のバラツキは発生しない。

なお、以上の実施例は、図68のように3段のカレントミラー接続(多段のカレントミラー接続)の構成に限定されるものではない。1段のカレントミラー接続にも適用できることは言うまでもない。また、図123の実施例は、複数のトランジスタ633aからなるトランジスタ群681b(681b1、681b2、681b3・・・・・)と複数のトランジスタ633bからなるトランジスタ群681c(681c1、681c2、681c3・・・・・)とを接続した実施例であった。しかし、本発明はこれに限定するものではなく、1つのトランジスタ633aと複数のトランジスタ633bからなるトランジスタ群681c(681c1、681c2、681c3・・・・・)とを接続してもよい。また、複数のトランジスタ633aからなるトランジスタ群681b(681b1、681b2、681b3・・・・・)と1つのトランジスタ群633bとを接続してもよい。

図64において、スイッチ641 a は0 ビット目に対応し、スイッチ641 b は1 ビット目に対応し、スイッチ641 c は2 ビット目に対応し、……スイッチ641 f は5 ビット目に対応する。0 ビット目は1つの単位トランジスタで構成され、1 ビット目は2つの単位トランジスタで構成され、2 ビット目は4つの単位トランジスタで構成され、……5 ビット目は32つの単位トランジスタで構成される。説明を容易にするために、ソースドライバ回路14は64階調表示対応で、6 ビットであるとして説明をする。

本発明のドライバ14の構成では、1ビット目は0ビット目に対して

2倍のプログラム電流を出力する。 2 ビット目は1 ビット目に対して2 倍のプログラム電流を出力する。 3 ビット目は2 ビット目に対して2倍のプログラム電流を出力する。 4 ビット目は3 ビット目に対して2倍のプログラム電流を出力する。 5 ビット目は4 ビット目に対して2倍のプログラム電流を出力する。逆に言えば、各隣接したビットは、正確に2 倍のプログラム電流を出力できるように構成する必要がある。

しかし、実際には、各ビットを構成する単位トランジスタ634のバラツキにより、各端子は正確に2倍のプログラム電流を出力するように構成することは難しい(できないという意味ではないが)。この課題を解決する1実施例が図124の構成である。

図124の構成では、各ビットの単位トランジスタ634に加えて、 調整用のトランジスタを形成または配置している。調整用のトランジス タ1241は第5ビット(スイッチ641fが対応)と、第4ビット(スイッチ641eが対応)している。

図124の実施例では、第5ビット目(スイッチ641fに接続された単位トランジスタ634部分が該当)、第4ビット(スイッチ641dに接続された単位トランジスタ634部分が該当)に、調整用トランジスタ1241を配置または形成あるいは構成している。調整用トランジスタ1241は第5ビットと第4ビット目に4個ずつ配置している。しかし、本発明はこれに限定されるものではない。各ビットに付加する調整用トランジスタ1241の個数は変化させてもよいし、また、すべてのビットに調整用トランジスタ1241は、単位トランジスタ1241は、単位トランジスタ634のサイズに比較して小さくする。もしくは、単位トランジスタ634の出力電流に比較して、出力電流を少なくする。トランジスタサイズが同一でもW/L比を変化させることにより出力電流は異ならせ

197

ることができる。

なお、調整用トランジスタ1241のゲート端子は、単位トランジスタ634のゲート端子と共通にし、同一のゲート電圧が印加されるように構成あるいは接続する。したがって、トランジスタ633にIb電流がながれると、単位トランジスタ634のゲート電圧が設定され、単位トランジスタ634が出力する電流が規定される。同時に調整用トランジスタ1241の出力電流も規定される。つまり、調整用トランジスタ1241の出力電流は、単位トランジスタ634の出力電流に比例する。また、出力電流は、単位トランジスタ634と対を成すトランジスタ63に流すIb電流で制御することができる。

本発明では、1つの単位トランジスタ634のサイズが、2個以上の調整用トランジスタのサイズを加えたサイズ以上の関係となるように構成する。つまり、単位トランジスタ634サイズ>調整用トランジスタ1241サイズの関係となるようにする。また、2個以上の調整用トランジスタ1241の総和した時に、総和のサイズが単位トランジスタ634サイズを上回るように構成あるいは形成する。調整用トランジスタ1241の動作個数を制御することにより、各ビットでの出力電流のバラツキを小刻みに調整することができる。

また、他の実施例では、本発明では、1つの単位トランジスタ634の出力電流が、2個以上の調整用トランジスタの出力電流加えた電流の総和以上の関係となるように構成する。つまり、単位トランジスタ634の出力電流>調整用トランジスタ1241の出力電流の関係となるようにする。調整用トランジスタ1241の動作個数を制御することにより、各ビットでの出力電流のバラツキを小刻みに調整することができる。

図125は調整用トランジスタ1241で、各ビットの出力電流の調整方法を説明する説明図である。図125は調整用トランジスタ124

1が4個形成されたところを示している。

なお、説明を容易にするため、出力電流の調整の対象となるビットの目標出力電流をIaとし、現在の出力電流Ibは、目標出力電流Iaに対してIeだけ少ない状態で作製されてしまっているとする(Ia=Ib+Ie)。また、調整用トランジスタ1241の4個のトランジスタのすべてが正常に動作したときの電流をIgとし、トランジスタがプロセス上、ばらついても、必ず、Ig>Ieとなるように構成する。したがって、4つの調整用トランジスタ1241が動作している状態では、出力電流Ibは、目標出力電流Iaを越えている(Ib>Ia)。

以上の状態で、調整用トランジスタ1241を共通端子1252から 切り離して目標出力電流 Iaにする。調整は、調整用トランジスタ12 41をレーザーカットして行なう。レーザーカットは、YAGレーザー を用いるのか適当である。その他、ネオンヘリウムレーザー、炭酸ガス レーザーも用いることができる。また、サンドブラスタなどの機械加工 でも実現できる。

図125では2箇所のカット箇所1251を切断し、トランジスタ1241a、1241bを共通端子1252から切り離している。したがって、Ig電流は1/2となる。以上のように、調整用トランジスタ1241を共通端子1252から切り離していき、目標出力電流Iaとなるように調整していく。出力電流は、微小電流計で測定し、測定値が目標値になったときに、切断する調整用トランジスタ1241を切断することを停止する。

なお、図125の説明において、カット箇所1251をレーザーにより切断して、出力電流を調整するとしたが、これに限定するものではない。たとえば、調整用トランジスタ1241に直接レーザー光を照射し、調整用トランジスタ1241を破壊して出力電流を調整してもよい。ま

199

た、カット箇所1251にアナログスイッチなどを形成しておき、このアナログスイッチを外部からの制御信号によりオンオフさせ、g点に接続される調整用トランジスタ1241の個数を変化させてもよい。つまり、本発明は、調整用トランジスタ1241を形成し、この調整用トランジスタ1241からの電流をオンオフさせることにより、目標の出力電流となるようにするものである。したがって、他の構成でもよいことは言うまでもない。また、カット箇所1251で切断することに限定するものではなく、あらかじめ、カット箇所をオープンにしておき、金属膜などを、このカット箇所に堆積させることにより接続してもよい。

また、調整用トランジスタ1241を別途形成しておくとしたが、これに限定するものではない。たとえば、単位トランジスタ634の一部をトリミングすることにより、単位トランジスタ634の出力電流を調整することにより、目標の出力電流となるようにしてもよい。また、各ビットを構成する単位トランジスタ634のゲート端子電圧を個別に調整することにより、各ビットの出力電流を目標電流とするものであってもよい。たとえば、一例として、単位トランジスタ634のゲート端子に接続された配線をトリミングし、高抵抗化することにより達成させることができる。

図166は調整用トランジスタ1241あるいは単位トランジスタ634(調 34の一部を図示したものである。複数の単位トランジスタ634(調 整用トランジスタ1241)は内部配線1662で接続されている。調 整用トランジスタ1241はトリミングしやすいようにソース端子(S 端子)に切れ込みが入れられている。調整用トランジスタ1241は切 断箇所1661bをカットすることにより調整用トランジスタ1241のチャンネル間を流れる電流が制限される。したがって、電流出力段704の出力電流が少なくなる。なお、切れ込みを形成する箇所はソース

端子に限定するものではなく、ドレイン端子でもよく、ゲート端子でもよい。また、切れ込みを形成せずとも調整用トランジスタ1241の一部を切断することができることは言うまでもない。また、調整用トランジスタ1241は形状の異なるものを複数個形成しておき、出力電流の計測の後、調整用トランジスタ1241のトリミングにより目標の出力電流に最も近づくトランジスタを選択し、トリミングを行っても良い。

なお、以上の実施例は、単位トランジスタ634あるいは調整用トランジスタ1241をトリミングして出力電流を調整する実施例であったが、本発明はこれに限定するものではない。たとえば、調整用トランジスタ1241を孤立させて形成し、FIB加工により、前記調整用トランジスタ1241のソース端子などを出力電流回路704と接続することにより出力電流を調整してもよい。ただし、調整用トランジスタ1241のゲート端子とソース端子とを接続した状態で形成し、FIB加工により調整用トランジスタ1241のドレイン端子を接続するように構成してもよい。

また、調整用トランジスタ1241のゲート端子は、出力電流回路704を構成する単位トランジスタ634のゲート端子と分離して構成し、前記調整トランジスタ1241と前記単位トランジスタ634のソース端子およびドレイン端子を接続して形成または配置してもよい。単位トランジスタ634のゲート端子電位は、図164などにも図示するように電流Icで決定される。調整用トランジスタ1241のゲート端子電位を調整することにより調整用トランジスタ1241のゲート端子電位を調整することにより調整用トランジスタ1241のサート端子電位を調整することにより、単位トランジスタ634と

201

調整用トランジスタ1241の出力電流の総和である出力電流回路704の出力電流を調整することができる。この方式では、トリミング加工、FIB加工は必要でない。調整用トランジスタ1241のゲート端子電圧の調整は電子ボリウムなどで行っても良い。

上記の実施例では調整用トランジスタ1241の出力電流の調整はゲート端子電位の調整によって行うとしたが、これに限定するものではない。調整用トランジスタ1241のソース端子に印加する電圧もしくはドレイン端子に印加する電圧を調整することにより行っても良い。これらの端子電圧の調整も電子ボリウムなどで行っても良い。また、調整用トランジスタ1241の各端子に印加する電圧は直流電圧に限定するものではない。矩形電圧(パルス状電圧など)を印加し、時間制御により出力電流を調整してもよい。

出力電流の大きさを大きく調整するときは、図166に図示すように 調整用トランジスタ1241を切断箇所1661aから切り離しても良い。以上のように単位トランジスタ634または調整用トランジスタ1 241の全部あるいは一部をトリミングすることにより出力電流の調整 を容易に行うことができる。なお、トリミング箇所からの劣化を防止す るために、トリミング後、トリミング箇所に無機材料を蒸着あるいは塗 布などすること、有機材料を蒸着あるいは塗布などすることにより、ト リミング箇所が外気に触れないように封止プロセスを実施しておくこと が好ましい。

特に、ICチップ14の両端の出力電流回路704にはトリミング機能を付加した構成にすることが好ましい。表示パネルが大型の場合は、複数のソースドライバIC14をカスケード接続する必要がある。カスケード接続をした場合、隣接したICの出力電流に差があると境目としてめだつからである。図166に図示するようにトランジスタなどをト

リミングすることにより、隣接した出力電流回路の出力電流バラツキを 補正することができる。

以上の事項は本発明の他の実施例においても適用できることはいうまでもない。

図123の構成は、複数のトランジスタ633aの出力電流を複数のトランジスタ633bで受け取ることにより、各端子の出力電流のばらつきを低減させるものであった。図126は電流をトランジスタ群の両側から給電することにより出力電流のバラツキを低減する構成である。つまり、電流Iaの供給源を複数設ける。本発明では、電流Ia1と電流Ia2とは同一の電流値とし、電流Ia1を発生するトランジスタと電流Ia2を発生するトランジスタと、対をなすトランジスタでカレントミラー回路を構成している。

したがって、本発明は、単位トランジスタ634の出力電流を規定する基準電流を発生するトランジスタ(電流発生手段)を複数個形成または配置された構成である。さらに好ましくは、複数のトランジスタからの出力電流を、カレントミラー回路を構成するトランジスタなどの電流受け取り回路に接続し、この複数のトランジスタが発生するゲート電圧により単位トランジスタ634の出力電流を制御する構成である。

なお、図126の実施例では、単位トランジスタ634群の両側に、 カレントミラーを構成するトランジスタ633bを形成した。しかし、 本発明はこれだけに限定するものではなく、トランジスタ群681bの 両側にカレントミラーを構成するトランジスタ632aを配置する構成 も本発明の範疇である。

図126で明らかなように、トランジスタ群681bには電流を出力 するトランジスタ633aが複数個形成されている。トランジスタ群6 81bの両側にトランジスタ群681bのゲート端子を共通にし、かつ トランジスタ633aとカレントミラー回路を構成するトランジスタ632a(632a1、632a2)が形成または配置されている。トランジスタ632a1には基準電流Ia1が流れ、トランジスタ632a2には基準電流Ia2が流れる。したがって、トランジスタ633a(トランジスタ633a1、633a2、633a3、633a4、……)のゲート端子電圧は、トランジスタ632a1、632a2で規定されるとともに、トランジスタ633aが出力する電流が規定される。

基準電流 I a 1、 I a 2の大きさは一致させる。これは、基準電流 I a 1、 I a 2を出力するカレントミラー回路などの定電流回路で行なうことができる。また、基準電流 I a 1、 I a 2が多少ずれていても補正しあうので課題は発生しにくい構成である。

以上の実施例では電流 I a 1 と電流 I a 2 とは略一致させるとしたが本発明はこれに限定するものではない。たとえば、電流 I a 1 と電流 I a 2 とを異ならせても良い。たとえば、電流 I a 1 <電流 I a 2 とした場合、トランジスタ 6 3 3 a 1 が出力する電流 I b 1 は、トランジスタ 6 3 3 a n が出力する電流 I b n よりも小さくすることができる(I b 1 < I b n)。電流 I b 1 が少なくなれば、トランジスタ群 6 8 1 c 1 が出力する電流も少なくなる。電流 I b n が大きくなれば、トランジスタ群 6 8 1 c 1 とトランジスタ群 6 8 1 c n の間に配置または形成されてトランジスタ群 6 8 1 はその中間の出力電流となる。

以上のように電流 I a 1 と電流 I a 2 とを異ならせることにより、トランジスタ群 6 8 1 の出力電流に傾斜を作ることができる。トランジスタ群 6 8 1 の出力電流に傾斜をつけることは、ソースドライバ I C 1 4 のカスケード接続に効果を発揮する。 I C チップの 2 つの基準電流 I a 1 と I a 2 の調整により出力電流回路 7 0 4 の出力電流を調整すること

ができるからである。したがって、隣接したIC14チップの出力に出 力電流差がないように調整できるからである。

電流 I a 1 と電流 I a 2 とを異ならせても、各トランジスタ群 6 8 1 の単位トランジスタ 6 3 4 ゲート端子電位が同一であったら、トランジスタ群 6 8 1 の出力電流に傾斜を発生させることはできない。各トランジスタ群 6 8 1 の出力電流に傾斜が発生するのは、単位トランジスタ 6 3 4 のゲート端子電圧が異なるからである。ゲート端子電圧を異ならせるためには、トランジスタ群 6 8 1 b のゲート配線 1 2 6 1 を高抵抗にする必要がある。具体的にはゲート配線 1 2 6 1 をポリシリコンで形成する。また、トランジスタ 6 3 2 a 1 とトランジスタ 6 3 2 a n 間のゲート配線の抵抗値は、2 K Q 以上 2 M Q 以下にする。以上のようにゲート配線 1 2 6 1 を高抵抗にすることにより各トランジスタ群 6 8 1 c の出力電流に傾斜をつくることができる。

トランジスタ633aのゲート端子電圧は、I Cチップがシリコンチップの場合、0.52以上0.68(V)以下の範囲に設定することが好ましい。この範囲であれば、トランジスタ633aの出力電流のバラッキが少なくなる。以上の事項は本発明の他の実施例においても同様である。

以上の事項は、本発明の他の実施例においても適用できることはいうまでもない。

図126の構成では、カレントミラー回路において、トランジスタ63aaと対を成すトランジスタ632aを2個以上(複数個)形成している。したがって、基準電流の両側給電となっているため、トランジスタ633aのゲート端子電圧がトランジスタ群681a内において良好に一定に保たれる。そのため、トランジスタ633aが出力する電流バラツキが極めて少なくなる。したがって、ソース信号線18に出力する

205

プログラム電流あるいはソース信号線18から吸収するプログラム電流 のバラツキはきわめて少なくなる。

図126ではトランジスタ633a1はトランジスタ633b1と電流受け渡し状態を構成しており、トランジスタ633a2はトランジスタ633b2と電流受け渡し状態を構成している。したがって、トランジスタ群681c1も両側給電の構成である。同様に、トランジスタ633a3b3と電流受け渡し状態を構成しており、トランジスタ633a4はトランジスタ633b4と電流受け渡し状態を構成している。また、トランジスタ633a5はトランジスタ633 b5と電流受け渡し状態を構成しており、トランジスタ633a6はトランジスタ633b6と電流受け渡し状態を構成している。

トランジスタ群 6 8 1 c は各ソース信号線 1 8 と接続される出力段回路である。したがって、トランジスタ群 6 8 1 c に両側給電し、単位トランジスタ 6 3 4 のゲート端子の電圧降下あるいは電位分布がないようにすることにより、各ソース信号線 1 8 の出力電流バラツキを解消できる。

トランジスタ群681cには電流を出力する単位トランジスタ634が複数個形成されている。トランジスタ群681cの両側にトランジスタ634のゲート端子を共通にし、かつトランジスタ634とカレントミラー回路を構成するトランジスタ633b(633b1、633b2)が形成または配置されている。トランジスタ633b1には基準電流 I b1が流れ、トランジスタ633b2には基準電流 I b2が流れる。したがって、単位トランジスタ634のゲート端子電圧は、トランジスタ633b1、633b2で規定されるとともに、単位トランジスタ634が出力する電流が規定される。

基準電流 I b 1、 I b 2の大きさは一致させる。これは、基準電流 I

206

b 1、 I b 2 を出力するトランジスタ 6 3 3 a などの定電流回路で行なうことができる。また、基準電流 I b 1、 I b 2 が多少ずれていても補正しあうので課題は発生しにくい構成である。

図127は、図126の変形した実施例である。図127では、トランジスタ群681bにおいて、両側にカレントミラー回路を構成するトランジスタ632aを配置するだけでなく、トランジスタ群681bの中途にもカレントミラー回路を構成するトランジスタ632を配置している。したがって、図126の構成に比較して、よりトランジスタ633aのゲート端子電圧が一定になり、トランジスタ633aの出力バラッキが少なくなる。以上の事項はトランジスタ群681cに適応してもよいことは言うまでもない。

図128も、図126の変形した実施例である。図126では、トランジスタ群681bを構成するトランジスタ633aを順番に、トランジスタ群681cとカレントミラー回路を構成するトランジスタ633bに接続した構成である。しかし、図128の実施例は、トランジスタ633aの接続の順番を異ならせている。

図128は、トランジスタ633a1はトランジスタ群681c1とカレントミラー回路を構成するトランジスタ633b1と電流受け渡ししている。トランジスタ633a2はトランジスタ群681c2とカレントミラー回路を構成するトランジスタ633b3と電流受け渡ししている。また、トランジスタ633a1トランジスタ群681c1とカレントミラー回路を構成するトランジスタ633b2と電流受け渡ししている。トランジスタ633a4はトランジスタ群681c3とカレントミラー回路を構成するトランジスタ633b5と電流受け渡ししている。トランジスタ633a5はトランジスタ群681c2とカレントミラー回路を構成するトランジスタ633b4と電流受け渡ししている。

図126に図示するように構成すると、トランジスタ633aの特性 分布が発生すると、トランジスタ633aが電流を供給するトランジス 夕群681cがブロックとして出力電流変化を発生しやすい。そのため、 EL表示パネルにブロック状に境目が表示されることがある。

図128のようにトランジスタ633aを連続でなく、トランジスタ 群681cとカレントミラー回路を構成するトランジスタ633との接 続順序を入れ替えることにより、トラジスタ633aの特性分布が発生 していても、トランジスタ群681cがブロックとして出力電流変化を 発生しにくい。そのため、EL表示パネルにブロック状に境目が表示さ れることはない。

もちろん、トランジスタ633aとトランジスタ633bとの接続は、 規則正しく行なう必要はなく、ランダムであっても良い。また、図12 8のように、トランジスタ633aは1つ飛ばしでなく、2つ以上飛ば してトランジスタ633bと接続してもよい。

以上の実施例は、図68に図示するように、多段にカレントミラー回路を接続した構成である。しかし、回路構成は、多段の接続に限定されるものではなく、図129に図示するように、1段の構成であっても良い。

図129は、基準電流を基準電流調整手段651で制御あるいは調整する(可変ボリウムに限定されるものではなく、電子ボリウムでもよいことは言うまでもない。)。単位トランジスタ634はトランジスタ63 3bとカレントミラー回路を構成する。基準電流Ibにより、単位トランジスタ634の出力電流の大きさが規定される。

図129の構成は、基準電流 I b によって、各トランジスタ群 681 c の単位トランジスタ 634の電流が制御される。逆に言えば、トランジスタ 633 b により、トランジスタ群 681 c 1 からトランジスタ群

681 cnの単位トランジスタ634のプログラム電流が規定される。

しかし、トランジスタ群681c1の単位トランジスタ634のゲート端子電圧とトランジスタ群の単位トランジスタ634のゲート端子電圧とは、微妙に異なることが多い。ゲート配線に流れる電流などの電圧降下などの影響によるものと思われる。電圧では微妙な変化量でも、出力電流(プログラム電流)は数%異なる。本発明では、64階調の場合、階調差は、100/64=1.5%である。そのため、出力電流は少なくとも1%程度以下にはする必要がある。

この課題を解決する構成を図130に図示する。図130では、基準電流Ibの発生回路を2回路形成している。基準電流発生回路1は基準電流Ib1を流し、基準電流発生回路2は基準電流Ib2を流す。基準電流Ib1と基準電流Ib2とは同一の電流値にする。基準電流を基準電流調整手段651で制御あるいは調整する(可変ボリウムに限定されるものではなく、電子ボリウムでもよいことは言うまでもない。また、固定抵抗を変更することにより調整してもよい)。なお、トランジスタ群681cの出力端子はソース信号線18に接続されている。構成としては、カレントミラー回路の一段構成である。

ただし、基準電流 I b 1 と基準電流 I b 2 を個別に調整できるように構成しておくと、共通端子 1 2 5 3 の a 点の電圧と b 点の電圧が異なり、トランジスタ群 6 8 1 c 1 の単位トランジスタ 6 3 4 の出力電流とトランジスタ群 6 8 1 c 2 の単位トランジスタ 6 3 4 の出力電流が異なっている場合に出力電流(プログラム電流)を均一になるように調整することができる。また、 I C チップ 1 4 の左右で単位トランジスタの V t が異なるため、出力電流の傾斜が発生している場合も補正し、出力電流の傾斜をなくすることができる。

図130では、基準電流回路を2つ個別に形成したように図示してい

るが、これに限定するものではなく、図128に図示したトランジスタ 群681bのトランジスタ633aで構成してもよい。図128の構成 を採用することにより、カレントミラーを構成するトランジスタ632 aに流す電流を制御すること(調整すること)により、図130の基準 電流Ib1とIb2を同時に制御(調整)することができる。つまり、 トランジスタ633b1とトランジスタ633b2をトランジスタ群と して制御する(図130の(b)を参照のこと)。

図130の構成を採用することにより、共通端子1253 (ゲート配線1261) のa点の電圧とb点の電圧を同一にすることができる。したがって、トランジスタ群681c1の単位トランジスタ634の出力電流と、トランジスタ群681c2の単位トランジスタ634の出力電流を同一にすることができ、均一で、ばらつきのないプログラム電流を各ソース信号線18に供給することができる。

図130は、基準電流源を、2つ形成する構成であった。図131は 共通端子1253の中央部にも基準電流源を構成するトランジスタ63 3bのゲート電圧を印加する構成である。

基準電流発生回路1は基準電流Ib1を流し、基準電流発生回路2は 基準電流Ib2を流す。基準電流発生回路3は基準電流Ib3を流す。 基準電流Ib1、基準電流Ib2と基準電流Ib3は同一の電流値にす る。基準電流を基準電流調整手段651で制御あるいは調整する(可変 ボリウムに限定されるものではなく、電子ボリウムでもよいことは言う までもない。)。

基準電流 I b 1、基準電流 I b 2、基準電流 I b 3を個別に調整できるように構成しておくと、各トランジスタ 6 3 3 b 1、トランジスタ 6 3 3 b 2、トランジスタ 6 3 3 b 3のゲート端子電圧を調整することができる。共通端子 1 2 5 3 の a 点の電圧、 b 点の電圧、 c 点の電圧を調

整することができる。したがって、トランジスタ群681c1の単位トランジスタ634のVt変化、トランジスタ群681c2の単位トランジスタ634のVt変化、トランジスタ群681cnの単位トランジスタ634のVt変化による出力電流(プログラム電流)の補正(ばらつき補正)を行うことができる。

図131では、基準電流回路を3つ個別に形成したように図示しているが、これに限定するものではなく、4個以上としてもよい。図128に図示したトランジスタ群681bのトランジスタ633aで構成してもよい。図128の構成を採用することにより、カレントミラーを構成するトランジスタ632aに流す電流を制御すること(調整すること)により、図130の基準電流Ib1、Ib2とIb3を同時に制御(調整)することができる。つまり、トランジスタ633b1、トランジスタ633b2、トランジスタ633b3をトランジスタ群として制御する(図131の(b)を参照のこと)。

図130は、トランジスタ633b1に電流調整手段651aを形成または配置し、トランジスタ633b2に電流調整手段651bを形成または配置している。図132は、トランジスタ633b1、トランジスタ633b2のソース端子を共通にし、電流調整手段651を形成または配置した構成である。電流調整手段651の制御(調整)により、基準電流Ib1とIb2が変化する。基準電流Ib1とIb2の変化に比例して単位トランジスタ634が出力するプログラム電流が変化する。トランジスタ633b1とトランジスタ633b2の接続構成は、図123のトランジスタ群681cのトランジスタ633bの接続状態と同一である。

基準電流 I b 1、 I b 2 を基準電流調整手段 6 5 1 で制御あるいは調整する (可変ボリウムに限定されるものではなく、電子ボリウムでもよ

いことは言うまでもない。)。各トランジスタ群681 c の単位トランジスタ634は、トランジスタ633b(633b1、633b2)とカレントミラー回路を構成する。基準電流 I b 1、 I b 2 により、単位トランジスタ634の出力電流の大きさが規定される。

図129の構成は、基準電流 I b 1 によって、主として a 点のゲート端子電圧が所定値に調整され、基準電流 I b 2 によって、主として b 点のゲート端子電圧が所定値に調整される。基準電流 I b 1 と I b 2 は、基本的に同一電流である。また、トランジスタ633b1とトランジスタ633b2は近接して形成されるため、トランジスタV t は等しい。

したがって、トランジスタ633b1のゲート端子とトランジスタ633b2のゲート端子は等しくなり、a点とb点の電圧は等しくなる。そのため、共通端子1253は両側から電圧が給電されていることになるから、ICチップの左右での共通端子1253の電圧は均一になる。共通端子1253の電圧が均一になれば、各トランジスタ群681cの単位トランジスタ634のゲート端子はすべて一致するようになる。したがって、単位トランジスタ634が出力するソース信号線18へのプログラム電流にバラツキは発生しない。

図132は、基準電流源を発生するトランジスタ633bを2つ形成する構成であった。図133は共通端子1253の中央部にも基準電流源を構成するトランジスタ633b2のゲート電圧を印加する構成である。

基準電流発生回路1は基準電流Ib1を流し、基準電流発生回路2は 基準電流Ib2を流す。基準電流発生回路3は基準電流Ib3を流す。 基準電流Ib1、基準電流Ib2と基準電流Ib3は同一の電流値にす る。基準電流を基準電流調整手段651で制御あるいは調整する(可変 ボリウムに限定されるものではなく、電子ボリウムでもよいことは言う までもない。)。

図133では、基準電流回路を3つ個別に形成したように図示しているが、これに限定するものではなく、4個以上としてもよい。

なお、図126、図127、図128などはゲート配線1261の両側に基準電流を流すトランジスタを配置あるいは形成する構成であった。しかし、本発明はこれに限定するものではない。トランジスタを配置せず、ゲート配線1261に直接に定電圧を印加してもよいことは言うまでもない。以上の事項は本発明の他の実施例にも適用される。

以上の実施例では、電流あるいは電圧の受け渡しが1段の構成を中心 に説明を行ってきた。しかし、本発明はこれに限定するものではない。 たとえば、図146に図示するように、図68の多段接続の方式に適用 してもよいことは言うまでもない。

図147は、トランジスタ群681aの両端(ICチップの左右端あるいはその近傍)に、トランジスタ631a、631bを形成あるいは配置している。また、基準電流の調整手段として可変抵抗651を形成または配置している。なお、基準電流Ia1とIa2とは固定にしてもよい。また基準電流Ia1=Ia2としてもよいことは言うまでもない。

基準電流 I a 1、 I a 2を基準電流調整手段 6 5 1 で調整すると、トランジスタ群 6 8 1 a のトランジスタ 6 3 2 の出力電流 I b を調整することができる。この電流 I b はトランジスタ 6 3 2 b に受け渡され、カレントミラー回路を構成するトランジスタ群 6 8 1 b のトランジスタ 6 3 a に電流が流れ、単位トランジスタ 6 3 4 の出力電流が決定される。他の事項は図 6 8 などと同様であるので説明を省略する。

チップの両側に配置されたトランジスタに流れる基準電流の大きさは、電子ボリウムなどで調整するとしたが、本発明はこれに限定するものではない。たとえば、図165.に図示するように基準電流の調整用抵抗R

mをトリミングすることによっても対応できる。つまり、抵抗Rmをレーザー装置1501からのレーザー光1502でトリミングすることにより抵抗値を増大させる。抵抗Rmの抵抗値を増大させることにより、基準電流Iaが変化する。抵抗Rm1または抵抗Rm2をトリミングすることにより、基準電流Ia1、Ia2を調整することができる。

カレントミラー回路を構成するトランジスタが発生する電流を受け渡すのは、複数のトランジスタで受け渡すのが好ましい。ICチップ14内に形成されるトランジスタには特性バラツキが発生する。トランジスタの特性バラツキを抑制するためには、トランジスタサイズを大きくする方法がある。しかし、トランジスタサイズを大きくしてもカレントミラー回路のカレントミラー倍率が大きくずれる場合がある。この課題を解決するには、複数のトランジスタで電流あるいは電圧受け渡しをするように構成するとよい。複数のトランジスタで構成すれば、各トランジスタの特性がばらついていても全体としての特性バラツキは小さくなる。また、カレントミラー倍率の精度も向上する。トータルで考えればICチップ面積も小さくなる。図156はその実施例である。なお、以上の事項は電流あるいは電圧の多段受け渡し、電流あるいは電圧の1段受け渡しの両方に適用することができる。

図156はトランジスタ群681aとトランジスタ群681bでカレントミラー回路を構成している。トランジスタ群681aは複数のトランジスタ632bで構成されている。一方、トランジスタ群681bはトランジスタ633aで構成されている。同様にトランジスタ群681cも複数のトランジスタ633bで構成されている。

トランジスタ群 6 8 1 b 1、トランジスタ群 6 8 1 b 2、トランジスタ群 6 8 1 b 3、トランジスタ群 6 8 1 b 4・・・・・を構成するトランジスタ 6 3 3 a は同一個数に形成している。また、各トランジ

214

スタ群 6 8 1 b のトランジスタ 6 3 3 a の総面積(トランジスタ群 6 8 1 b 内のトランジスタ 6 3 3 a のW L サイズ×トランジスタ 6 3 3 a 数)は(略)等しくなるように形成している。トランジスタ群 6 8 1 c についても同様である。

トランジスタ群 6 8 1 cのトランジスタ 6 3 3 bの総面積(トランジスタ群 6 8 1 c内のトランジスタ 6 3 3 bのWLサイズ×トランジスタ 6 3 3 b数)をScとする。また、トランジスタ群 6 8 1 bのトランジスタ 6 3 3 aの総面積(トランジスタ群 6 8 1 b内のトランジスタ 6 3 3 aのWLサイズ×トランジスタ 6 3 3 a数)をSbとする。トランジスタ群 6 8 1 aのトランジスタ 6 3 2 bの総面積(トランジスタ群 6 8 1 a内のトランジスタ 6 3 2 bのWLサイズ×トランジスタ 6 3 2 b数)をSaとする。また、1出力の単位トランジスタ 6 3 4 の総面積をSdとする。

総面積Scと総面積Sbとは略等しくなるように形成することが好ましい。トランジスタ群681bを構成するトランジスタ633bの個数とを同数にすることが好ましい。ただし、ICチップ14のレイアウトの制約などから、トランジスタ群681bを構成するトランジスタ633aの個数を、トランジスタ群681cのトランジスタ633bの個数よりも少なくし、トランジスタ群681cのトランジスタ633bのサイズよりも大きくしてもよい。この実施例を図157に図示する。トランジスタ群681aは複数のトランジスタ632bで構成されている。トランジスタ群681aとトランジスタ633aは電流Icを発生させる。1つのトランジスタ633aは下シジスタ633aは下シジスタ633bを駆動

WO 03/091977 PCT/JP03/02535

する(1つのトランジスタ633aからの電流 I c は複数のトランジスタ633bに分流される。一般にトランジスタ633aの個数は、出力回路分の個数が配置または形成される。たとえば、QCIF+パネルの場合は、R、G、B回路において、各176個のトランジスタ633aが形成または配置される。

総面積S d と総面積S c の関係は、出力バラツキに相関がある。この関係を図 2 1 0 に図示している。なお、バラツキ比率などに関しては図 1 7 0 を参照のこと。バラツキ比率は、総面積S d : 総面積S c = 2 : 1 (S c / S d = 1 / 2) の時を 1 としている。図 2 1 0 でもわかるように、S c / S d が小さいと急激にバラツキ比率が悪くなる。特にS c / S d = 1 / 2 以下で悪くなる傾向がある。S c / S d x d

xお、A>=Bは、AはB以上という意味である。A>Bは、AはBより大きいという意味である。A<=Bは、AはB以下という意味である。A<Bは、AはBより小さいという意味である。

さらには、総面積Sdと総面積Scは、略等しくなるようにすることが好ましい。さらに1出力の単位トランジスタ634の個数と、トランジスタ群681cのトランジスタ633bの個数とを同数にすることが好ましい。つまり、64階調表示であれば、1出力の単位トランジスタ634は63個形成される。したがって、トランジスタ群681cを構成するトランジスタ633bは63個形成される。

また、好ましくは、トランジスタ群681a、トランジスタ群681 b、トランジスタ群681c、単位トランジスタ634は、WL面積が 4倍以内のトランジスタで構成することが好ましい。さらに好ましくは WL面積が2倍以内のトランジスタで構成することが好ましい。さらに は、すべて同一サイズのトランジスタで構成することが好ましい。つま り、略同一形状のトランジスタでカレントミラー回路、出力電流回路7 04を構成することが好ましい。

総面積S a は総面積S b よりも大きくなるようにする。好ましくは、 2 0 0 S b >= S a >= 4 S b の関係を満足するように構成する。また、 すべてのトランジスタ群 6 8 1 b を構成するトランジスタ 6 3 3 a の総 面積 E E a が略等しくなるように構成する。

なお、図164に図示するように、トランジスタ群681bとカレントミラー回路を構成するトランジスタ632aはトランジスタ群681 a (図156を参照のこと) に構成せずともよい。

図126、図127、図128、図147などはゲート配線1261の両側に基準電流を流すトランジスタを配置あるいは形成する構成であった。この構成(方式)を図157の構成に適用した構成が、図158の実施例である。図158ではゲート配線1261の両側にトランジスタ群681a1、トランジスタ群681a2が配置あるいは形成されている。他の事項は、図126、図127、図128、図147などと同様であるので説明を省略する。

図126、図127、図128、図147、図158などはゲート配線1261の両端にトランジスタあるいはトランジスタ群を配置する構成であった。したがって、ゲート配線1261の票側に配置するトランジスタは2個であり、また、トランジスタ群は2組であった。しかし、本発明はこれに限定するものではない。図159に図示するようにゲー

WO 03/091977 PCT/JP03/02535

ト配線1261の中央部などにもトランジスタあるいはトランジスタ群を配置または形成してもよい。図159では3つのトランジスタ群681aを形成している。本発明は、ゲート配線1261に形成するトランジスタあるいはトランジスタ群681は複数形成することに特徴がある。複数形成することにより、ゲート配線1261を低インピーダンス化でき、安定度が向上する。

さらに安定度を向上させるためには、図160に図示するように、ゲート配線1261にコンデンサ1601を形成または配置することが好ましい。コンデンサ1601はICチップ14あるいはソースドライバ回路14内に形成してもよいし、IC14の外付けコンデンサとしてチップ外部に配置あるいは積載してもよい。コンデンサ1601を外付けにする場合は、ICチップの端子にコンデンサ接続端子を配置する。

以上の実施例は、基準電流を流し、この基準電流をカレントミラー回路でコピーし、最終段の単位トランジスタ634に伝達する構成である。画像表示が黒表示(完全な黒ラスター)の時は、いずれの単位トランジスタ634にも電流が流れない。いずれにスイッチ641もオープンだからである。したがって、ソース信号線18に流れる電流は0(A)であるから、電力は消費しない。

しかし、黒ラスター表示であっても、基準電流は流れる。たとえば、図161の電流Ibおよび電流Icである。この電流は無効電流となる。基準電流は電流プログラム時に流れるように構成すると効率がよい。したがって、画像の垂直ブランキング期間水平ブランキング期間には基準電流が流れることを制限する。また、ウエイト期間なども基準電流が流れることを制限する。

基準電流が流れないようにするには、図161に図示するようにスリープスイッチ1611をオープンにすればよい。スリープスイッチ16

11はアナログスイッチである。アナログスイッチは、ソースドライバ 回路あるいはソースドライバ I C 14内に形成する。もちろん、I C 1 4の外部にスリープスイッチ1611を配置し、このスリープスイッチ 1611を制御してもよい。

スリープスイッチ1611をオフにすることにより、基準電流Ibが流れないようになる。そのため、トランジスタ群681a1内のトランジスタ633aに電流が流れないから、基準電流Icも0(A)となる。したがって、トランジスタ群681cのトランジスタ633bにも電流が流れない。したがって、電力効率が向上する。

図162は、タイミングチャートである。水平同期信号HDに同期してブランキング信号が発生する。ブランキング信号はHレベルの時、ブランキング期間であり、Lレベルの時、映像信号が印加されている期間である。スリープスイッチ1611はLレベルの時、オフ(オープン)であり、Hレベルの時、オンである。

したがって、ブランキング期間Aの時、スリープスイッチ1611は オフであるから、基準電流は流れない。Dの期間、スリープスイッチ1611はオンであり、基準電流が発生する。

なお、画像データに応じてスリープスイッチ1611のオンオフ制御を行っても良い。たとえば、1画素行の画像データがすべて黒画像データの時(1日の期間はすべてのソース信号線18に出力されるプログラム電流は0である)、スリープスイッチ1611をオフにして、基準電流(Ic、Ibなど)が流れないようにする。また、各ソース信号線に対応するようにスリープスイッチを形成または配置し、オンオフ制御してもよい。たとえば、奇数番目のソース信号線18が黒表示(縦黒ストライプ表示)の時は、奇数番目に対応するスリープスイッチをオフにする。

図124の構成において、映像期間では基準電流Ibがトランジスタ

633に流れる。また、画像データに応じてスイッチ641がオンオフ制御され、各単位トランジスタ634に電流が流れる。黒ラスター表示の時は、すべてのスイッチ641がオープンとなる。スイッチ641がオープンであっても、トランジスタ633には基準電流Ibが流れているため、単位トランジスタ634は電流を流そうとする。そのため、単位トランジスタ634のチャンネル間電圧(Vsd)が小さくなる(ソース電位とドレイン電位の電位差がなくなる)。同時に単位トランジスタ634のゲート配線1261電位も低下してしまう。黒ラスターから白ラスターに画像が変化するとスイッチ641がオンとなり、単位トランジスタ634のVsd電圧が発生する。また、ゲート配線1261と内部配線643(ソース信号線18)間には寄生容量がある。

ゲート配線1261と内部配線643 (ソース信号線18)間の寄生容量と、単位トランジスタ634のVsdの発生により、ゲート配線1261は電位変動が発生する。電位変動が発生すると、単位トランジスタ634の出力電流が変動する。出力電流が変動すると、画像に横線などが発生する。この横線は、画像が白表示から黒表示に変化する箇所、画像が黒表示から白表示に変化する箇所に発生する。

図151はゲート配線1261の電位変動を図示している。画像変化ポイント (画像が白表示から黒表示に変化する箇所、画像が黒表示から白表示に変化する箇所など) にリンキングが発生する。

図152はこの課題を解決する方法の説明図である。選択スイッチ641に抵抗Rを形成または配置している。具体的には抵抗Rを形成するのではなく、アナログスイッチ641のサイズを変更している。したがって、図152はスイッチ641の等価回路図である。

スイッチ641の抵抗は以下の関係になるようにしている。

R1<R2<R3<R4<R5<R6

D0は単位トランジスタ634が1個で構成される。D1は単位トランジスタ634が2個で構成される。D2は単位トランジスタ634が4個で構成される。D3は単位トランジスタ634が8個で構成される。D4は単位トランジスタ634が16個で構成される。D5は単位トランジスタ634が32個で構成される。したがって、D0からD5になるにつれてスイッチ641を流れる電流が増加する。増加によりスイッチのオン抵抗も低くする必要がある。一方で、図151に図示するようにリンキングの発生も抑制する必要がある。図152のように構成することにより、リンキングの抑制とスイッチのオン抵抗の調整を行うことができる。

ゲート配線1261が図151のようにリンキングするのは、すべての単位トランジスタ634がオフになる画像が発生すること、すべての単位トランジスタ634がオフ状態であるのに、基準電流Ib(図153などを参照のこと)が流れている点にある。以上の事項により単位トランジスタ634のゲート配線電位変動が発生しやすい。

図127などは多段のカレントミラー接続の構成である。また、図129から図133は1段の構成である。図151で、ゲート配線1261がゆれる課題について説明をした。この揺れは、ソースドライバIC14の電源電圧が影響する。最大電圧まで振幅するからである。図211はソースドライバIC14の電源電圧が1.8(V)の時を基準にしたゲート配線の電位変動比率である。変動比率はソースドライバIC14の電源電圧が高くなるにつれて変動比率も大きくなる。変動比率の許容範囲は3程度である。これ以上変動比率が大きいと、横クロストークが発生する。また、変動比率はIC電源電圧が10~12(V)以上で電源電圧に対する変化割合が大きくなる傾向がある。したがって、ソースドライバIC14の電源電圧は12(V)以下にする必要がある。

一方、駆動用トランジスタ11aが白表示から黒表示の電流を流すために、ソース信号線18の電位は一定の振幅変化させる必要がある。この振幅必要範囲は、2.5 (V)以上必要である。振幅必要範囲は電源電圧以下である。ソース信号線18の出力電圧がICの電源電圧を越えることはできないからである。

以上のことから、ソースドライバIC14の電源電圧は、2.5 (V) 以上12 (V)以下にする必要がある。この範囲とすることにおりゲート配線1261の変動が規定範囲に抑制され、横クロストークが発生せず、良好な画像表示を実現できる。

ゲート配線1261の配線抵抗も課題となる。ゲート配線1261の配線抵抗R(Ω)とは、図215では、トランジスタ633b1からトランジスタ633b2までの配線全長の抵抗である。または、ゲート配線全長の抵抗である。図151の過渡現象の大きさは、1水平走査期間(1H)にも依存する。1H期間が短ければ、過渡現象の影響も大きいからである。配線抵抗R(Ω)が高いほど図151の過渡現象は発生しやすい。この現象は特に、図129から図133、図215から図220の構成で課題となる。ゲート配線1261が長く、1つのゲート配線1261に接続された単位トランジスタ634の数が多いためである。

図212は、ゲート配線1261の配線抵抗R(Ω)と1H期間T(sec)と掛算(R・T)を横軸にとり、縦軸に変動比率をとったグラフである。変動比率の1はR・T=100を基準にしている。図212でわかるように、R・Tが5以下で変動比率が大きくなる傾向がある。また、R・Tが1000以上で変動比率が大きくなる傾向がある。したがって、R・Tは5以上100以下にすることが好ましい。

この課題を解決する他の方法を図153に示す。図153では、定常 的に電流を流す単位トランジスタ1531を形成または配置されている。 このトランジスタ1531を定常トランジスタ1531と呼ぶ。

定常トランジスタ1531は基準電流 I b が流れている時は常時、電流 I s を流す。したがって、プログラム電流 I wの大きさには依存しない。電流 I s が流れることによりゲート配線1261の電位変動を抑制することができる。 I s は単位トランジスタ634が流す電流の2倍以上8倍以下に設定することが好ましい。また、定常トランジスタ1531は単位トランジスタ634と同一WLのトランジスタを複数個配置して構成する。なお、定常トランジスタ1531は基準電流 I b を流すトランジスタ633位置から最も遠い位置に形成することが好ましい。

図153では定常トランジスタ1531を複数個形成するとしたが、本発明はこれに限定するものではない。図155に図示するように、1つの定常トランジスタ1531を形成してもよい。また、図154に図示するように、定常トランジスタ1531は複数箇所に形成してもよい。図154ではトランジスタ633の近傍に定常トランジスタ1531aを1個形成し、トランジスタ633から最も遠い位置に定常トランジスタ1531bを4個形成している。

図154は定常トランジスタ1531bにスイッチS1を形成している。スイッチS1は画像データ(D0~D5)によってオンオフ制御される。画像データが黒ラスター(黒ラスターに近い時も含む、(Dの上位ビットが0))の時、NOR回路1541の出力がHレベルとなり、スイッチS1がオンしてIs2電流が定常トランジスタ1531に流れる。それ以外の時、スイッチS1はオフ状態であり、定常トランジスタ1531には電流は流れない。以上のように構成することにより、消費電力を抑制することができる。

図163は定常トランジスタ1531とスリープスイッチ1611の 両方を備えた構成である。以上のように、本明細書で説明した内容は組 WO 03/091977 PCT/JP03/02535

み合わせて構成することができることは言うまでもない。

チップICの両端に位置するトランジスタ群681c1、トランジスタ群681cnの外側には、ダミーのトランジスタ群681cを形成または配置しておく。ダミーのトランジスタ群681cはチップICの左右(最も外側)に2回路は形成することが好ましい。好ましくは3回路以上6回路以下形成する。ダミーのトランジスタ群681cがないと、ICの製造時、拡散プロセス、エッチングプロセスで外側のトランジスタ群681cの単位トランジスタ634のVtがICチップ14の中央部と異なるという課題が発生する。Vtが異なれば単位トランジスタ634の出力電流(プログラム電流)にバラツキが発生する。

図129から図133は1段カレントミラー構成のドライバICの構成図である。さらにこの1段構成について説明をする。図215は1段構成のドライバ回路構成である。図215のトランジスタ群681cは図214の単位トランジスタ634からなる出力段構成である(図129~図133も参照のこと)。

トランジスタ632bと2つのトランジスタ633aとはカレントミラー回路を構成している。トランジスタ633a1とトランジスタ633a2は同一サイズである。したがって、トランジスタ633a1が流す電流Icとトランジスタ633a2が流す電流Icは同一である。

図214の単位トランジスタ634からなるトランジスタ群681cとトランジスタ633b1およびトランジスタ633b2とはカレントミラー回路を構成する。トランジスタ群681cの出力電流にはバラツキが発生する。しかし、近接してカレントミラー回路を構成するトランジスタ群681の出力は精度よく電流が規定される。トランジスタ633b1とトランジスタ群681c1とは近接してカレントミラー回路を構成する。また、トランジスタ633b2とトランジスタ群681cn

とは近接してカレントミラー回路を構成する。したがって、トランジスタ633b1に流れる電流とトランジスタ633b2に流れる電流が等しければ、トランジスタ群681c1の出力電流とトランジスタ群681cnの出力電流とは等しくなる。各ICチップで電流Icを精度良く発生させれば、どのICチップでも出力段の両端のトランジスタ群681cの出力電流は等しくなる。そのため、ICチップをカスケード接続してもICとICとの継ぎ目の発生を目立たなくすることができる。

トランジスタ633bは図123と同様に、複数のトランジスタで形成し、トランジスタ群681b1、トランジスタ681b2としてもよい。また、トランジスタ633aも図123と同様にトランジスタ群681aとしてもよい。

また、トランジスタ632bの電流は抵抗R1で規定するとしたがこれに限定するものではなく、図218に図示するように、電子ボリウム1503a、1503bとしてもよい。図218の構成では電子ボリウム1503aと電子ボリウム1503bを独立に動作させることができる。したがって、トランジスタ632a2とが流す電流の値を変更することができる。したがって、チップの左右の出力段681cの出力電流傾きを調整可能である。なお、電子ボリウム1503は図219に図示するように1つにし、2つのオペアンプ722を制御するように構成してもよい。

また、図161でスリープスイッチ1611について説明した。同様に、図220のようにスリープスイッチを配置あるいは形成しても良いことは言うまでもない。また、図153、図154、図155、図163では、定常トランジスタ1531を形成または配置するとしたが、図225に図示するように、Aブロックに図226の(b)の定常トランジスタ1531を形成または配置してもよい。

また、図160では安定化のためにコンデンサ1601をゲート配線 1261に接続するとしたが、図225においても、Aのブロックに図 226の(a)の安定化コンデンサ1601を配置してもよいことは言 うまでもない。

また、図165などでは、電流調整のために、抵抗などをトリミングするとした。同様に、図225に図示するように、抵抗R1あるいは抵抗R2などをトリミングするようにしても良いことは言うまでもない。

図210ではトランジスタ群681を構成する面積に関し、条件があることを説明した。しかし、図129から図133、図215から図220のカレントミラーの1段構成では単位トランジスタ634の個数が非常に多いため、図210の条件と異なる。以下、1段構成のドライバ回路出力段について説明を加えておく。なお、説明を容易にするため、図216、図217を例示して説明をする。しかし、説明はトランジスタ633bの個数とその総面積、単位トランジスタ634の個数と総面積に関わる事項であるので他の実施例にも適用できることは言うまでもない。

図216、図217において、トランジスタ群681bのトランジスタ633bの総面積(トランジスタ群681b内のトランジスタ633bのWLサイズ×トランジスタ633b数)をSbとする。なお、図216、図217のようにゲート配線1261の左右にトランジスタ群681bがある場合は面積を2倍にする。図129のように1つの場合はトランジスタ633bの面積である。なお、トランジスタ群681bが1個のトランジスタ633bで構成される場合は、1個のトランジスタ633bのサイズであることは言うまでもない。

また、トランジスタ群 6 8 1 c の単位トランジスタ 6 3 4 の総面積(トランジスタ群 6 8 1 c 内のトランジスタ 6 3 4 のW L サイズ×トランジ

スタ634数)をScとする。トランジスタ群681cの個数をnとする。nはQCIF+パネルの場合は176である(RGBごとに基準電流回路が形成されている場合)。

図213の横軸は、Sc×n/Sbである。縦軸は変動比率であり、変動比率は最も悪い状況を1としている。図213に図示するようにSc×n/Sbが大きくなるにしたがって、変動比率は悪くなる。Sc×n/Sbが大きくなることは、出力端子数nを一定とすると、トランジスタ群681cの単位トランジスタ634総面積が、トランジスタ群681bのトランジスタ633b総面積に対して広いことを示す。この場合は変動比率が悪くなる。

Sc×n/Sbが小さくなることは、出力端子数nを一定とすると、トランジスタ群681cの単位トランジスタ634総面積が、トランジスタ群681bのトランジスタ633b総面積に対して狭いことを示す。この場合は変動比率が小さくなる。

変動許容範囲は、Sc×n/Sbが50以下である。Sc×n/Sbが50以下であれば、変動比率は許容範囲内であり、ゲート配線1261の電位変動は極めて小さくなる。したがって、横クロストークの発生もなく、出力バラツキも許容範囲内となり良好な画像表示を実現できる。Sc×n/Sbが50以下であれば許容範囲であるが、Sc×n/Sbを5以下としてもほとんど効果がない。逆に、Sbが大きくなりIC14のチップ面積が増加する。したがって、Sc×n/Sbは5以上50以下にすることが好ましい。

また、トランジスタ群 6 8 1 c 内の単位トランジスタ 6 3 4 の配置においても考慮を有する。トランジスタ群 6 8 1 c は規則正しく配置することが必要である。単位トランジスタ 6 3 4 に抜けがあると、その周辺の単位トランジスタ 6 3 4 の特性

と異なってしまう。

図134は出力段のトランジスタ群681cでの単位トランジスタ634の配置を模式的に図示している。64階調を表現する63個の単位トランジスタ634はマトリックス状に規則正しく配置されている。しかし、64個の単位トランジスタ634であれば、4列×16行に配置することができるが、単位トランジスタ634は63個であるので、1箇所形成しない箇所が発生する(斜線部)。すると、斜線部の周辺の単位トランジスタ634と異なって作製されてしまう。

この課題を解決するために、本発明は、斜線部にダミートランジスタ 1341を形成または配置する。すると、単位トランジスタ634a、単位トランジスタ634b、単位トランジスタ634cの特性が他の単位トランジスタ634と一致するようになる。つまり、本発明は、ダミートランジスタ1341を形成することにより、単位トランジスタ634をマトリックス状に構成するものである。また、単位トランジスタ634をマトリックス状にかけがないように配置するものである。また、単位トランジスタ634は線対称性を有するように配置するものである。

64階調を表現するためには、63個の単位トランジスタ634をトランジスタ群681cに配置するとしたが、本発明はこれに限定されるものではない。単位トランジスタ634は、さらに複数のサプトランジスタで構成してもよい。

図135の(a)は、単位トランジスタ634である。図135の(b)は4つのサブトランジスタ1352で、単位トランジスタ(1単位)1351を構成している。単位トランジスタ(1単位)1351の出力電流は、単位トランジスタ634と同一となるようにする。つまり、単位トランジスタ634を4つのサブトランジスタ1352で構成している。

WO 03/091977 PCT/JP03/02535

なお、本発明は単位トランジスタ634を4つのサブトランジスタ13 52で構成することに限定するものではなく、単位トランジスタ634 を複数のサブトランジスタ1352で構成すればいずれの構成でもよい。 ただし、サブトランジスタ1352は同一のサイズまたは同一の出力電 流を出力するように構成する。

図135において、Sはトランジスタのソース端子、Gはトランジスタのゲート端子、Dはトランジスタのドレイン端子を示している。図135の(b)において、サブトランジスタ1352は同一方向に配置している。図135の(c)はサブトランジスタ1352が行方向に異なる方向に配置している。また、図135の(d)はサブトランジスタ1352が列方向に異なる方向に配置し、かつ点対称となるように配置している。図135の(b)、図135の(c)、図135の(d)はいずれも規則性がある。

単位トランジスタ634あるいはサブトランジスタ1352の形成方向を変化させると特性は異なることが多い。たとえば、図135の(c)において、単位トランジスタ634aとサブトランジスタ1352bとは、ゲート端子に印加された電圧が同一でも、出力電流は異なる。しかし、図135の(c)では、異なる特性のサブトランジスタ1352が同数ずつ形成されている。したがって、トランジスタ(単位)としてはバラツキが少なくなる。また、形成方向が異なる単位トランジスタ634あるいはサブトランジスタ1352の方向を変化させることにより、特性差が補間しあって、トランジスタ(1単位)のバラツキは低減するという効果を発揮する。以上の事項は、図135の(d)の配置にも該当することは言うまでもない。

したがって、図136などに図示するように、単位トランジスタ63 4の方向を変化させ、トランジスタ群681cとして縦方向に形成した 単位トランジスタ634の特性と横方向に形成した単位トランジスタ634の特性とを補間しあうことにより、トランジスタ群681cとしてばらつきを少なくすることができる。

図136はトランジスタ群681c内で列ごとに単位トランジスタ634の形成方向を変化させた実施例である。図137はトランジスタ群681c内で行ごとに単位トランジスタ634の形成方向を変化させた実施例である。図138はトランジスタ群681c内で行および列ごとに単位トランジスタ634の形成方向を変化させた実施例である。なお、ダミートランジスタ1341を形成または配置する場合もこの構成要件にしたがって構成する。

以上の実施例は、同一のサイズまたは同一の電流出力の単位トランジスタをトランジスタ群 6 8 1 c 内に構成あるいは形成する構成であった (図139の(b)を参照のこと)。しかし、本発明はこれに限定するものではない。図139の(a)に図示するように、0ビット目(スイッチ641a)は、1単位の単位トランジスタ634aを接続する(形成する)。1ビット目(スイッチ641b)は、2単位の単位トランジスタ634bを接続する(形成する)。2ビット目(スイッチ641c)は、4単位の単位トランジスタ634cを接続する(形成する)。3ビット目(スイッチ641d)は、8単位の単位トランジスタ634dを接続する(形成する)。4ビット目(図示せず)は、16単位の単位トランジスタ634aを接続する(形成する)。5ビット目(図示せず)は、32単位の単位トランジスタ634aを接続する(形成する)としてもよい。なお、たとえば、16単位の単位トランジスタとは、単位トランジスタ634の16個分の電流を出力するトランジスタである。

*単位(*は整数)の単位トランジスタはチャンネル幅Wを比例的に 変化させる(チャンネル長Lを一定にする)ことにより容易に形成する ことができる。しかし、現実には、チャンネル幅Wを2倍にしても出力電流は2倍にならないことが多い。これは実際にトランジスタを作製して実験によりチャンネル幅Wを決定する。しかし、本発明において、チャンネル幅Wが多少比例条件からずれていても、比例しているとして表現する。

以下、基準電流回路について説明する。出力電流回路704は、R、G、Bごとに形成(配置)し、かつ、このRGBの出力電流回路704R、704G、704Bも近接して配置する。また、各色(R、G、B)に、図73に図示する低電流領域の基準電流INLを調整し、また、図74に図示する低電流領域の基準電流INHを調整する(図79も参照のこと)。

したがって、Rの出力電流回路 7 0 4 Rには低電流領域の基準電流 I NLを調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 R L が配置され、高電流領域の基準電流 I NHを調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 R H が配置される。同様に、Gの出力電流回路 7 0 4 Gには低電流領域の基準電流 I N L を調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 G L が配置され、高電流領域の基準電流 I N H を調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 G L が配置される。また、B の出力電流回路 7 0 4 B には低電流領域の基準電流 I N L を調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 B L が配置され、高電流領域の基準電流 I N H を調整するボリウム (もしくは、電圧出力もしくは電流出力の電子ボリウム) 6 5 1 B H が配置される。

なお、ボリウム651などは、EL素子15の温特を補償できるように、温度で変化するように構成することが好ましい。また、図79のガ

ンマ特性で、折れ曲がり点が2点以上あるときは、各色の基準電流を調整する電子ボリウムあるいは抵抗などは3個以上にしてもよいことは言うまでもない。

I C チップの出力端子には、出力パッド 7 6 1 が形成または配置されている。この出力パッドと、表示パネルのソース信号線 1 8 とが接続される。出力バッド 7 6 1 は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ(突起)が形成されている。突起の高さは 1 0 μ m以上 4 0 μ m以下の高さにする。

前記バンプと各ソース信号線 18とは導電性接合層(図示せず)を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀 (Ag)、金 (Au)、ニッケル (Ni)、カーボン (C)、酸化錫 (SnO_2) などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。 導電性接合層は、転写等の技術でバンプ上に形成する。 また、バンブとソース信号線 18とをACF樹脂で熱圧着される。 なお、バンプあるいは出力パッド 761とソース信号線 18との接続は、以上の方式に限定するものではない。 また、アレイ基板上に 181とではない。 また、アレイを積載せず、フィルムキャリヤ技術を用いてもよい。 また、ポリイミドフィルム等を用いてソース信号線 1818などと接続しても良い。

図69において、入力された4ビットの電流値制御用データ(DI)は、4ビットデコーダ回路692でデコードされる(分割数が64必要であれば、6ビットにすることは言うまでもない。ここでは説明を容易にするため、4ビットとして説明をする)。その出力はレベルシフタ回路693により、ロジックレベルの電圧値からアナログレベルの電圧値に昇圧され、アナログスイッチ641に入力される。

電子ボリウム回路の主構成部は、固定抵抗RO(691a)と16個の単位抵抗r(691b)で構成されている。デコーダ回路692の出

力は、16個のアナログスイッチ641のいずれかに接続されており、デコーダ回路692の出力により、電子ボリウムの抵抗値が定まるように構成されている。例えば、デコーダ回路692の出力が4であれば、電子ボリウムの抵抗値はR0+5rとなる。この電子ボリウムの抵抗は、第1段電流源631の負荷となっており、アナログ電源AVddにプルアップされている。したがって、この電子ボリウムの抵抗値が変化すると、第1段電流源631の電流値が変化し、その結果、第2段電流源632の電流値が変化し、その結果、第3段電流源633の電流値も変化して、ドライバICの出力電流はコントロールされることになる。

なお、説明の都合上、電流値制御用データは4ビットとしたが、これは4ビットに固定されるものではなく、ビット数が多ければ多いほど、電流値の可変数は多くなることは言うまでもない。また、多段式カレントミラーの構成を3段として説明したが、これも3段に固定されるものではなく、任意の段数でもかまわないことは言うまでもない。

また、温度変化により、EL素子の発光輝度が変化するという課題に対して、電子ボリウム回路の構成として、温度により抵抗値が変化する外付け抵抗691aを具備させることが好ましい。温度により抵抗値が変化する外付け抵抗とは、サーミスタ、ポジスタなどが例示される。一般に、素子に流れる電流に応じて輝度が変化する発光素子は、温度特性を持っており、同じ電流値を流しても、その発光輝度は温度により変化する。そこで、温度により抵抗値が変化する外付け抵抗691aを電子ボリウムに付けることにより、定電流出力の電流値を温度により変化さることができ、温度が変化しても発光輝度を常に一定にすることができる。

なお、前記多段式カレントミラー回路が、赤 (R) 用、緑 (G) 用、青 (B) 用の3系統に分離することが好ましい。一般に有機EL等の電

流駆動型発光素子では、R、G、Bで発光特性が異なる。従って、R、G、Bで同じ輝度にするためには、発光素子に流す電流値をR、G、Bでそれぞれ調整する必要がある。また、有機EL表示パネル等の電流駆動型発光素子では、R、G、Bで温度特性が異なる。従って、温度特性を補正するために形成または配置したサーミスタ等の外部補助素子の特性も、R、G、Bでそれぞれ調整する必要がある。

本発明では、前記多段式カレントミラー回路が、R用、G用、B用の3系統に分離されているので、発光特性や温度特性をR、G、Bでそれぞれ調整することができ、最適なホワイトバランスを得ることが可能である。

先にも説明しているが、電流駆動方式では、黒表示時で、画素に書き込む電流が小さい。そのため、ソース信号線18などに寄生容量があると、1水平走査期間(1H)に画素16に十分な電流を書き込むことができないという問題点があった。一般に、電流駆動型発光素子では、黒レベルの電流値は数nA程度と微弱であるため、その信号値で数10pF程度あると思われる寄生容量(配線負荷容量)を駆動することは困難である。この課題を解決するためには、ソース信号線18に画像データを書き込む前に、プリチャージ電圧を印加し、ソース信号線18の電位レベルを画素のトランジスタ11aはオフ状態)にすることが有効である。このプリチャージ電圧の形成(作成)には、画像データの上位ビットをデコードすることにより、黒レベルの定電圧出力を行うことが有効である。

図70に、本発明のプリチャージ機能を有した電流出力方式のソースドライバ回路(IC)14の一例を示す。図70では、6ビットの定電流出力回路の出力段にプリチャージ機能を搭載した場合を示している。図70において、プリチャージ制御信号は、画像データD0~D5の上

位3ビットD3、D4、D5がすべてOである場合をNOR回路702でデコードし、水平同期信号HDによるリセット機能を有するドットクロックCLKのカウンタ回路701の出力とのAND回路703をとり、一定期間黒レベル電圧Vpを出力するように構成されている。他の場合は、図68などで説明した電流出力段704からの出力電流がソース信号線18に印加される(ソース信号線18からプログラム電流IWを吸収する)。この構成により、画像データが黒レベルに近いO階調目~7階調目の場合、1水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示をO階調目とし、完全白表示を63階調目とする(64階調表示の場合)。

なお、プリチャージを行う階調は、黒表示領域に限定すべきである。 つまり、書き込み画像データを判定し、黒領域階調(低輝度、つまり、 電流駆動方式では、書き込み電流が小さい(微小))を選択しプリチャ ージする(選択プリチャージ)。全階調データに対し、プリチャージす ると、今度は、白表示領域で、輝度の低下(目標輝度に到達しない)が 発生する。また、画像に縦筋が表示される。

好ましくは、階調データの階調 0 から 1 / 8 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から7 階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む)。さらに、好ましくは、階調データの階調 0 から 1 / 1 6 の領域の階調で、選択プリチャージを行う(たとえば、6 4 階調の時は、0 階調目から3 階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む)。

特に黒表示で、コントラストを高くするためには、階調 0 のみを検出 してプリチャージする方式も有効である。極めて黒表示が良好になる。 問題は、画面全体が階調1、2の場合に画面が黒浮きして見えることである。したがって、階調データの階調0から1/8の領域の階調と、一定の範囲で選択プリチャージを行う。階調0のみをプリチャージする方法は、画像表示に与える弊害の発生が少ない。したがって、最もプリチャージ技術として採用することが好ましい。

なお、プリチャージの電圧、階調範囲は、R、G、Bで異ならせることも有効である。EL素子15は、R、G、Bで発光開始電圧、発光輝度が異なっているからである。たとえば、Rは、階調データの階調0から1/8の領域の階調で、選択プリチャージを行う(たとえば、64階調の時は、01階調目から7階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む)。他の色(G、B)は、階調データの階調0から1/16の領域の階調で、選択プリチャージを行う(たとえば、64階調の時は、0階調目から3階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む)などの制御を行う。また、プリチャージ電圧も、Rは7(V)であれば、他の色(G、B)は、7.5(V)の電圧をソース信号線18に書き込むようにする。最適なプリチャージ電圧は、EL表示パネルの製造ロットで異なることが多い。したがって、プリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。

なお、プリチャージ電圧は、図1のアノード電圧V d d - 0 . 5 (V) 以下、アノード電圧V d d - 2 . 5 (V) 以内にすることが好ましい。

階調 0 のみをプリチャージする方法にあっても、R、G、Bの一色あるいは 2 色を選択してプリチャージする方法も有効である。画像表示に与える弊害の発生が少ない。

また、全くプリチャージしない第0モード、階調0のみをプリチャー

ジする第1モード、階調0から階調3の範囲でプリチャージする第2モード、階調0から階調7の範囲でプリチャージする第3モード、全階調の範囲でプリチャージする第4モードなどを設定し、これらをコマンドで切り替えるように構成することが好ましい。これらは、ソースドライバ回路(IC)14内においてロジック回路を構成(設計)することにより容易に実現できる。

図75は選択プリチャージ回路部の具体化構成図である。PVはプリチャージ電圧の入力端子である。外部入力あるいは、電子ボリウム回路により、R、G、Bで個別のプリチャージ電圧が設定される。なお、R、G、Bで個別のプリチャージ電圧を設定するとしたがこれに限定するものではない。R、G、Bで共通であってもよい。プリチャージ電圧は、画素16の駆動用トランジスタ11aのVtに相関するものであり、この画素16はR、G、B画素で同一だからである。逆には、画素16の駆動用トランジスタ11aのW/L比などをR、G、Bで異ならせている(異なった設計となっている)場合は、プリチャージ電圧を異なった設計に対応して調整することが好ましい。たとえば、Lが大きくなれば、トランジスタ11aのダイオード特性は悪くなり、ソースードレイン(SD)電圧は大きくなる。したがって、プリチャージ電圧は、ソース電位(Vdd)に対して低く設定する必要がある。

スイッチ641aはプリチャージイネーブル (PEN) 信号、選択プリチャージ信号 (PSL) と、図74のロジック信号の上位3ビット (H5、H4、H3) で制御される。一例としたロジック信号の上位3ビット (H5、H4、H3) の意味は、上位3ビットが"0"の時に選択プリチャージが実施されるようにしたためである。つまり、下位3ビットが"1"の時 (階調0から階調7) の時を選択してプリチャージが実施されるように構成している。

なお、この選択プリチャージは、階調 0 のみをプリチャージするとか、 階調 0 から階調 7 の範囲でプリチャージするとか固定してもよいが、 低階調流域(図 7 9 の階調 0 から階調 R 1 もしくは階調(R 1 - 1))を 選択プリチャージするというように、低階調領域と連動させてもよい。 つまり、選択プリチャージは、低階調領域が階調 0 から階調 R 1 の時は この範囲で実施し、低階調領域が階調 0 から階調 R 2 の時はこの範囲で 実施するように連動させて実施する。 なお、この制御方式の方が他の方式に比較して、ハード規模が小さくなる。

図173は図70あるいは図75の変形例である。図173は入力画

像データに応じてプリチャージするかしないかを判定し、プリチャージ 制御を行うプリチャージ回路である。たとえば、画像データが階調0の みの時にプリチャージを行う設定、画像データが階調 0、1のみの時に プリチャージを行う設定、階調0は必ずプリチャージし、階調1が所定 以上連続して発生する場合にプリチャージする設定を行うことができる。 図173は、本発明のプリチャージ機能を有した電流出力方式のソー スドライバ回路 (IC) 14の一例を示す。図173では、6ビットの 定電流出力回路の出力段にプリチャージ機能を搭載した場合を示してい る。図173において、一致回路1731は、画像データD0~D5に 応じてデコードし、水平同期信号HDによるリセット機能を有するRE N端子入力、ドットクロックCLK端子入力でプリチャージするかしな いかを判定する。また、一致回路1731はメモリを有しており、数H あるいは数フィールド (フレーム) の画像データによるプリチャージ出 力結果を保持している。保持結果にもとづき、プリチャージするか否か を判定し、プリチャージ制御する機能を有する。たとえば、階調0は必 ずプリチャージし、階調1が6H(6水平走査期間)以上連続して発生 する場合にプリチャージする設定を行うことができる。また、階調 0、 1は必ずプリチャージし、階調2が3F(3フレーム期間)以上連続し て発生する場合にプリチャージする設定を行うことができる。

一致回路1731の出力と、カウンタ回路701の出力とが、AND回路703でANDされ、一定期間黒レベル電圧Vpを出力するように構成されている。他の場合は、図68などで説明した電流出力段704からの出力電流がソース信号線18に印加される(ソース信号線18からプログラム電流 I wを吸収する)。他の構成は、図70、図75などと同等あるいは類似であるので説明を省略する。なお、図173ではプリチャージ電圧はA点に印加しているが、B点に印加してもよいことは

いうまでもない(図75も参照のこと)。

ソース信号線18に印加する画像データにより、プリチャージ電圧PV印加時間を可変することによっても良好な結果が得られる。たとえば、完全黒表示の階調0では印加時間を長くし、階調4ではそれよりも短くするなどである。また、1H前の画像データと次に印加する画像データの差を考慮して、印加時間を設定することも良好な結果を得ることができる。たとえば、1H前にソース信号線に画素を白表示にする電流を書き込み、次の1Hに、画素に黒表示にする電流を書き込む時は、プリチャージ時間を長くする。黒表示の電流は微小であるからである。逆に、1H前にソース信号線に画素を黒表示にする電流を書き込み、次の1Hに、白素に黒表示にする電流を書き込む時は、プリチャージ時間を短くするか、もしくはプリチャージを停止する(行わない)。白表示の書き込み電流は大きいからである。

印加する画像データに応じてプリチャージ電圧を変化させることも有効である。黒表示の書き込み電流は微小であり、白表示の書き込み電流は大きいからである。したがって、低階調領域になるにしたがって、プリチャージ電圧を高く(Vddに対して。なお、画素トランジスタ11aがPチャンネルの時)し、高階調領域になるにしたがって、プリチャージ電圧を低く(画素トランジスタ11aがPチャンネルの時)する。

以下、理解を容易にするため、図75を中心に説明する。なお、以下 に説明する事項は図70、図175のプリチャージ回路にも適用できる ことは言うまでもない。

プログラム電流オープン端子 (PO端子)が"O"の時は、スイッチ 1521がオフ状態となり、IL端子およびIH端子とソース信号線1 8とは切り離される (Iout端子が、ソース信号線18と接続されている)。 したがって、プログラム電流 Iwはソース信号線18には流れ WO 03/091977 PCT/JP03/02535

240

ない。PO端子はプログラム電流 I wをソース信号線に印加している時は、"1"とし、スイッチ1521をオンして、プログラム電流 I wをソース信号線 I 8 に流す。

PO端子に"0"を印加し、スイッチ1521をオープンにする時は、表示領域のいずれの画素行も選択されていない時である。単位トランジスタ634は入力データ(D0~D5)に基づいて電流をたえず、ソース信号線18から引き込んでいる。この電流が選択された画素16のVdd端子からトランジスタ11aを介してソース信号線18に流れ込む電流である。したがって、いずれの画素行も選択されていない時は、画素16からソース信号線18に電流が流れる経路がない。いずれの画素行も選択されていない時とは、任意の画素行が選択され、次の画素行が選択されるまでの間に発生する。なお、このようないずれの画素行りも選択されず、ソース信号線18に流れ込む(流れ出す)経路がない状態を、全非選択期間と呼ぶ。

この状態で、IOUT端子がソース信号線18に接続されていると、オンしている単位トランジスタ634(実際にはオンしているのはD0~D5端子のデータにより制御されるスイッチ641であるが)に電流が流れる。そのため、ソース信号線18の寄生容量に充電された電荷が放電し、ソース信号線18の電位が、急激に低下する。以上のように、ソース信号線18の電位が低下すると、本来ソース信号線18に書き込む電流により、元の電位まで回復するのに時間を要するようになってしまう。

この課題を解決するため、本発明は、全非選択期間に、PO端子に"O"を印加し、図75のスイッチ1521をオフとして、IOUT端子とソース信号線18とを切り離す。切り離すことにより、ソース信号線18から単位トランジスタ634に電流が流れ込むことはなくなるから、全

非選択期間にソース信号線18の電位変化は発生しない。以上のように、全非選択期間にPO端子を制御し、ソース信号線18から電流源を切り離すことにより、良好な電流書き込みを実施することができる。

また、画面に白表示領域(一定の輝度を有する領域)の面積(白面積)と、黒表示領域(所定以下の輝度の領域)の面積(黒面積)が混在し、白面積と黒面積の割合が一定の範囲の時、プリチャージを停止するという機能を付加することは有効である(適正プリチャージ)。この一定の範囲で、画像に縦筋が発生するからである。もちろん、逆に一定の範囲で、プリチャージするという場合もある。また、画像が動いた時、画像がノイズ的になるからである。適正プリチャージは、演算回路で白面積と黒面積に該当する画素のデータをカウント(演算)することにより、容易に実現することができる。

プリチャージ制御は、R、G、Bで異ならせることも有効である。E L素子15は、R、G、Bで発光開始電圧、発光輝度が異なっているからである。たとえば、Rは、所定輝度の白面積:所定輝度の黒面積の比が1:20以上でプリチャージを停止または開始し、GとBは、所定輝度の白面積:所定輝度の黒面積の比が1:16以上でプリチャージを停止または開始するという構成である。なお、実験および検討結果によれば、有機ELパネルの場合、所定輝度の白面積:所定輝度の黒面積の比が1:100以上(つまり、黒面積が白面積の100倍以上)でプリチャージを停止することが好ましい。さらには、所定輝度の白面積:所定輝度の黒面積の比が1:200以上(つまり、黒面積が白面積の200倍以上)でプリチャージを停止することが好ましい。

プリチャージ電圧PVは、画素16の駆動用トランジスタ11aがP チャンネルの場合、Vdd(図1を参照)に近い電圧をソースドライバ 回路(IC)14から出力する必要がある。しかし、このプリチャージ 電圧PVがVddに近いほど、ソースドライバ回路(IC)14は高耐圧プロセスの半導体を使用する必要がある(高耐圧といっても、5(V)~10(V)であるが、しかし、5(V)耐圧を超えると、半導体プロセス価格は高くなる点が課題である。したがって、5(V)耐圧のプロセスを採用することにより高精細、低価格のプロセスを使用することができる)。

画素16の駆動用トランジスタ11 aのダイオード特性が良好で白表示のオン電流が確保した時、5 (V)以下であれば、ソースドライバIC14も5 (V)プロセスを使用できるから問題は発生しない。しかし、ダイオード特性が5 (V)を越えると時、問題となる。特に、プリチャージは、トランジスタ11 aのソース電圧Vddに近いプリチャージ電圧PVを印加する必要があるので、IC14から出力することができなくなる。

図92は、この課題を解決するパネル構成である。図92では、アレイ基板71側にスイッチ回路641を形成している。ソースドライバIC14からは、スイッチ641のオンオフ信号を出力する。このオンオフ信号は、アレイ基板71に形成されたレベルシフト回路693で昇圧され、スイッチ641をオンオフ動作させる。なお、スイッチ641およびレベルシフト回路693が画素のトランジスタを形成するプロセスで同時に、もしくは順次に、形成する。もちろん、外付け回路(IC)で別途形成し、アレイ基板71上に実装するなどしてもよい。

オンオフ信号は、先に説明(図75など)したプリチャージ条件に基づいて、IC14の端子761aから出力される。したがって、プリチャージ電圧の印加、駆動方法は図92の実施例においても適用できることは言うまでもない。端子761aから出力される電圧(信号)は、5(V)以下と低い。この電圧(信号)がレベルシフタ回路693でスイ

ッチ641のオンオフロジックレベルまで振幅が大きくされる。

以上のように構成することにより、ソースドライバ回路(IC)14 はプログラム電流 I wを駆動できる動作電圧範囲の電源電圧で十分にな る。プリチャージ電圧 P V は、動作電圧が高いアレイ基板 7 1 で課題は なくなる。したがって、プリチャージもアノード電圧(V d d)まで十 分印加できるようになる。

図89のスイッチ1521もソースドライバ回路(IC)14内に形成(配置)するとなると耐圧が問題となる。たとえば、画素16のVdd電圧が、IC14の電源電圧よりも高い場合、IC14の端子761にIC14を破壊するような電圧が印加される危険があるからである。

この課題を解決する実施例が図91の構成である。アレイ基板71にスイッチ回路641を形成(配置)している。スイッチ回路641の構成などは図92で説明した構成、仕様などと同一または近似である。

スイッチ641はIC14の出力よりも先で、かつソース信号線18の途中に配置されている。スイッチ641がオンすることにより、画素16をプログラムする電流Iwがソースドライバ回路(IC)14に流れ込む。スイッチ641がオフすることにより、ソースドライバ回路(IC)14はソース信号線18から切り離される。このスイッチ641を制御することにより、図90に図示する駆動方式などを実施することができる。

図92と同様に端子761aから出力される電圧(信号)は、5(V)以下と低い。この電圧(信号)がレベルシフタ回路693でスイッチ641のオンオフロジックレベルまで振幅が大きくされる。

以上のように構成することにより、ソースドライバ回路 (IC) 14 はプログラム電流 I wを駆動できる動作電圧範囲の電源電圧で十分にな る。また、スイッチ 6 4 1 もアレイ基板 7 1 の電源電圧で動作するため、 WO 03/091977 PCT/JP03/02535

画素 1 6 から V d d 電圧がソース信号線 1 8 に印加されてもスイッチ 6 4 1 が破壊することはなく、また、ソースドライバ回路 (IC) 1 4 が破壊されることもない。

なお、図91のソース信号線18の途中に配置(形成)されたスイッチ641とプリチャージ電圧PV印加用スイッチ641の双方をアレイ基板71に形成(配置)してもよいことは言うまでもない(図91+図92の構成が例示される)。

以前にも説明したが、図1のように画素16の駆動用トランジスタ11a、選択トランジスタ(11b、11c)がPチャンネルトランジスタの場合は、突き抜け電圧が発生する。これは、ゲート信号線17aの電位変動が、選択トランジスタ(11b、11c)のG-S容量(寄生容量)を介して、コンデンサ19の端子に突き抜けるためである。Pチャンネルトランジスタ11bがオフするときにはVgh電圧となる。そのため、コンデンサ19の端子電圧がVdd側に少しシフトする。そのため、選択トランジスタ11aのゲート(G)端子電圧は上昇し、より黒表示となる。したがって、良好な黒表示を実現できる。

しかし、第0階調目の完全黒表示は実現できるが、第1階調などは表示しにくいことになる。もしくは、第0階調から第1階調まで大きく階調形びが発生したり、特定の階調範囲で黒つぶれが発生したりする。

この課題を解決する構成が、図71の構成である。出力電流値を嵩上げする機能を有することを特徴としている。嵩上げ回路711の主たる目的は、突き抜け電圧の補償である。また、画像データが黒レベル0であっても、ある程度(数10nA)電流が流れるようにし、黒レベルの調整にも用いることができる。

基本的には、図71は、図64の出力段に嵩上げ回路(図71の点線 で囲まれた部分)を追加したものである。図71は、電流値嵩上げ制御 信号として3ビット(K0、K1、K2)を仮定したものであり、この 3ビットの制御信号により、孫電流源の電流値の0~7倍の電流値を出力電流に加算することが可能である。

以上が本発明のソースドライバ回路 (IC) 14の基本的な概要である。以後、さらに詳細に本発明のソースドライバ回路 (IC) 14についてさらに詳しく説明をする。

E L 素子 1 5 に流す電流 I (A) と発光輝度 B (n t) とは線形の関係がある。つまり、E L 素子 1 5 に流す電流 I (A) と発光輝度 B (n t) とは比例する。電流駆動方式では、1 ステップ (階調刻み) は、電流 (単位トランジスタ 6 3 4 (1単位)) である。

人間の輝度に対する視覚は2乗特性をもっている。つまり、2乗の曲線で変化する時、明るさは直線的に変化しているように認識される。しかし、図83の関係であると、低輝度領域でも高輝度領域でも、EL素子15に流す電流I(A)と発光輝度B(nt)とは比例する。したがって、1ステップ(1階調)きざみづつ変化させると、低階調部(黒領域)では、1ステップに対する輝度変化が大きい(黒飛びが発生する)。高階調部(白領域)は、ほぼ2乗カーブの直線領域と一致するので、1ステップに対する輝度変化は等間隔で変化しているように認識される。以上のことから、電流駆動方式(1ステップが電流きざみの場合)において(電流駆動方式のソースドライバ回路(IC)14において)、黒表示領域の表示が特に課題となる。

この課題に対して、本発明は、図79に図示するように、低階調領域 (階調0(完全黒表示)から階調(R1))の電流出力の傾きを小さく し、高階調領域(階調(R1)から最大階調(R))の電流出力の傾き を大きくする。つまり、低階調領域では、1階調あたりに(1ステップ) 増加する電流量と小さくする。高階調領域では、1階調あたりに(1ス テップ) 増加する電流量と大きくする。図79の2つの階調領域で1ステップあたりに変化する電流量を異ならせることにより、階調特性が2乗カーブに近くなり、低階調領域での黒飛びの発生はない。図79などに図示する階調ー電流特性カーブをガンマカーブと呼ぶ。

なお、以上の実施例では、低階調領域と高階調領域の2段階の電流傾きとしたが、これに限定するものではない。3段階以上であっても良いことは言うまでもない。しかし、2段階の場合は回路構成が簡単になるので好ましいことは言うまでもない。好ましくは、5段階以上の傾きを発生できるようにガンマ回路は構成することが望ましい。

本発明の技術的思想は、電流駆動方式のソースドライバ回路(IC) などにおいて(基本的には電流出力で階調表示を行う回路である。したがって、表示パネルがアクティブマトリックス型に限定されるものではなく、単純マトリックス型も含まれる。)、1階調ステップあたりの電流増加量が複数存在することである。

ELなどの電流駆動型の表示パネルは、印加される電流量に比例して表示輝度が変化する。したがって、本発明のソースドライバ回路(IC) 14では、1つの電流源(1単位トランジスタ)634に流れるもととなる基準電流を調整することにより、容易に表示パネルの輝度を調整することができる。

EL表示パネルでは、R、G、Bで発光効率が異なり、また、NTS C基準に対する色純度がずれている。したがって、ホワイトバランスを最適にするためにはRGBの比率を適正に調整する必要がある。調整は、RGBのそれぞれの基準電流を調整することにより行う。たとえば、Rの基準電流を 2μ Aにし、Gの基準電流を1. 5μ Aにし、Bの基準電流を3. 5μ Aにする。以上のように少なくとも複数の表示色の基準電流のうち、少なくとも1色の基準電流は変更あるいは調整あるいは制御

WO 03/091977 PCT/JP03/02535

できるように構成することが好ましい。

本発明のソースドライバ回路(ソースドライバIC)14では、図67、図148などにおける第1段の電流源631のカラントミラー倍率を小さくし(たとえば、基準電流が1μAであれば、トランジスタ632bに流れる電流を1/100の10nAにするなど)、外部から調整する基準電流の調整精度をラフにできるようにし、かつ、チップ内の微小電流の精度を効率よく調整できるように構成している。以上のことは、図147の基準電流Ib、図157、図158、図159、図160、図161、図163、図164、図165などの基準電流Ib、Icにも適用されることは言うまでもない。

図79のガンマカーブを実現できるように、低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。なお、図79は一点折れガンマ回路で発生する階調制御方法である。これは、説明を容易にするためであり、本発明はこれに限定するものではない。複数点折れガンマ回路であってもよいことは言うまでもない。

また、図示していないが、RGBで独立に調整できるように、RGB ごとに低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備している。もちろん、1色を固定し、他の色の基準電流を調整することによりホワイトバランスを調整する時は、2色(たとえば、Gを固定している場合は、R、B)を調整する低階調領域の基準電流の調整回路と高階調領域の基準電流の調整回路を具備させればよい。

電流駆動方式は、図83にも図示したように、ELに流す電流Iと輝度の関係は直線の関係がある。したがって、RGBの混合によるホワイトバランスの調整は、所定の輝度の一点でRGBの基準電流を調整するだけでよい。つまり、所定の輝度の一点でRGBの基準電流を調整し、ホワイトバランスを調整すれば、基本的には全階調にわたりホワイトバ

ランスがとれている。したがって、本発明はRGBの基準電流を調整できる調整手段を具備する点、1点折れまたは多点折れガンマカーブ発生回路(発生手段)を具備する点に特徴がある。以上の事項は液晶表示パネルの回路ではなく、電流制御のEL表示パネルに特有の回路方式である。

図79のガンマカーブの場合は、液晶表示パネルでは課題が発生する。まず、RGBのホワイトバランスを取るためには、ガンマカーブの折れ曲がり位置(階調R1)をRGBで同一にする必要がある。この課題に対して、本発明の電流駆動方式では、ガンマカーブの相対的な関係をRGBで同一にできるから可能である。また、低階調領域の傾きと高階調領域の傾きとの比率をRGBで、一定にする必要がある。この課題に対して、本発明の電流駆動方式では、ガンマカーブの相対的な関係をRGBで同一にできるから可能である。

以上のように、本発明の電流駆動方式では、図83で図示するように、 R、G、Bでは傾きは異なるが、画素16に印加する電流とEL素子1 5の発光輝度とが直線関係にあることを利用している。この関係を利用 することにより、各階調でホワイトバランスずれがなく、簡単な回路規 模でガンマ回路を実現できるという特徴を発揮する。

本発明のガンマ回路では、一例として低階調領域で1階調あたり10 nA増加(低階調領域でのガンマカーブの傾き)にする。また、高階調 領域で1階調あたり50nA増加(高階調領域でのガンマカーブの傾き) する。

なお、高階調領域で1階調あたり電流増加量/低階調領域で1階調あたり電流増加量をガンマ電流比率と呼ぶ。この実施例では、ガンマ電流比率は、50nA/10nA=5である。RGBのガンマ電流比率は同一にする。つまり、RGBでは、ガンマ電流比率を同一にした状態でE

L素子15に流れる電流 (=プログラム電流)を制御する。

図80ではそのガンマカーブの例である。図80の(a)では、低階調部、高階調部とも1階調あたりの電流増加が大きい。図80の(b)では、低階調部と高階調部とも1階調あたりの電流増加は図80の(a)に比較して小さい。ただし、図80の(a)のRGBのガンマ電流比率、図80の(b)のRGBのガンマ比率は同一にしている。

このようにガンマ電流比率をRGBで同一に維持したまま調整すると 回路構成は容易になる。各色に、低階調部に印加する基準電流を発生す る定電流回路と、高階調部に印加する基準電流を発生する定電流回路と を作製し、これらに相対的に流す電流を調整するボリウムを作製(配置) すればよいからである。

図77はガンマ電流比率を維持したまま、出力電流を可変する回路構成である。電流制御回路772で低電流領域の基準電流源771Lと高電流領域の基準電流源771Hとのガンマ電流比率を維持したまま、電流源633L、633Hに流れる電流を変化させる。

また、図78に図示するように、ICチップ(回路)14内に形成した温度検出回路781で表示パネルの温度を検出することが好ましい。有機EL素子は、RGBを構成する材料により温度特性が異なるからである。この温度の検出は、温度検出回路781に形成されたバイポーラトランジスタを用いて行う。バイポーラトランジスタの接合部の状態が温度により変化し、バイポーラトランジスタの出力電流が温度により変化することを利用する。この検出した温度を各色に配置(形成)した温度制御回路782にフィードバックし、電流制御回路772により温度補償を行う。

なお、ガンマ比率は、3以上10以下の関係にすることが適切である。 さらに好ましくは、4以上8以下の関係にすることが適切である。特に ガンマ電流比率は5以上7以下の関係を満足させることが好ましい。これを第1の関係と呼ぶ。

また、低階調部と高階調部との変化ポイント(図79の階調R1)は、最大階調数Kの1/32以上1/4以下に設定するのが適切である(たとえば、最大階調数Kが6ビットの64階調とすれば、64/32=2階調番目以上、64/4=16階調番目以下にする)。さらに好ましくは、低階調部と高階調部との変化ポイント(図79の階調R1)は、最大階調数Kの1/16以上1/4以下に設定するのが適切である(たとえば、最大階調数Kが6ビットの64階調とすれば、64/16=4階調番目以上、64/4=16階調番目以下にする)。さらに好ましくは、最大階調数Kの1/10以上1/5以下に設定するのが適切である(なお、計算により小数点以下が発生する場合は切り捨てる。たとえば、最大階調数Kが6ビットの64階調とすれば、64/10=6階調番目以上、64/5=12階調番目以下にする)。以上の関係を第2の関係と呼ぶ。

なお、以上の説明は、2つの電流領域のガンマ電流比率の関係である。 しかし、以上の第2の関係は、3つ以上の電流領域のガンマ電流比率が ある(つまり、折れ曲がり点が2箇所以上ある)場合にも適用される。 つまり、3つ以上の傾きに対し、任意の2つの傾きに対する関係に適用 すればよい。

以上の第1の関係と第2の関係の両方を同時に満足させることにより、 黒飛びがなく良好な画像表示を実現できる。

図82は、本発明の電流駆動方式のソースドライバ回路 (IC) 14 を1つの表示パネルに複数個用いた実施例である。本発明のソースドライバIC14は複数のドライバIC14を用いることを想定している。 ソースドライバIC14にはスレーブ/マスター (S/M) 端子を具備 WO 03/091977 PCT/JP03/02535

251

している。

S/M端子をHレベルにすることによりマスターチップとして動作し、 基準電流出力端子(図示せず)から、基準電流を出力する。この電流が スレーブのIC14(14a、14c)の図73、図74のINL、I NH端子に流れる電流となる。S/M端子をLレベルにすることにより IC14はスレーブチップとして動作し、基準電流入力端子(図示せず) から、マスターチップの基準電流を受け取る。この電流が図73、図7 4のINL、INH端子に流れる電流となる。

基準電流入力端子、基準電流出力端子間で受け渡される基準電流は、各色の低階調領域と高階調領域の2系統である。したがって、RGBの3色では、3×2で6系統となる。なお、上記の実施例では、各色2系統としたがこれに限定するものではなく、各色3系統以上であっても良い。

本発明の電流駆動方式では、図81に図示するように、折れ曲がり点 (階調R1など)を変更できるように構成している。図81の(a)では、階調R1で低階調部と高階調部とを変化させ、図81の(b)では、階調R2で低階調部と高階調部とを変化させている。このように、折れ曲がり位置を複数箇所で変化できるようにしている。

具体的には、本発明では64階調表示を実現できる。折れ曲がり点(R1)は、なし、2階調目、4階調目、8階調目、16階調目としている。なお、完全黒表示を階調0としているため、折れ曲がり点は2、4、8、16となるのであって、完全に黒表示の階調を階調1とするのであれば、折れ曲がり点は、3、5、9、17、33となる。以上のように、折れ曲がり位置を2の倍数の箇所(もしくは、2の倍数+1の箇所:完全黒表示を階調1とした場合)でできるように構成することにより、回路構成が容易になるという効果が発生する。

図73は低電流領域の電流源回路部の構成図である。また、図74は 高電流領域の電流源部および嵩上げ電流回路部の構成図である。図73 に図示するように低電流源回路部は基準電流INLが印加され、基本的 にはこの電流が単位電流となり、入力データL0~L4により、単位ト ランジスタ634が必要個数動作し、その総和として低電流部のプログ ラム電流IwLが流れる。

また、図74に図示するように高電流源回路部は基準電流 INHが印加され、基本的にはこの電流が単位電流となり、入力データH0~L5により、単位トランジスタ634が必要個数動作し、その総和として低電流部のプログラム電流 IwHが流れる。

嵩上げ電流回路部も同様であって、図74に図示するように基準電流 INHが印加され、基本的にはこの電流が単位電流となり、入力データ AKO~AK2により、単位トランジスタ634が必要個数動作し、その総和として嵩上げ電流に対応する電流IwKが流れる。

ソース信号線 18 に流れるプログラム電流 I wは I w = I w H + I w L + I w Kである。 I w H と I w L の比率、つまりガンマ電流比率は、 先にも説明した第 1 の関係を満足させるようにする。

図73、図74に図示するようにオンオフスイッチ641は、インバータ732とPチャンネルトランジスタとNチャンネルトランジスタからなるアナログスイッチ731から構成される。このようにスイッチ641を、インバータ732とPチャンネルトランジスタとNチャンネルトランジスタからなるアナログスイッチ731から構成することにより、オン抵抗を低下することができ、単位トランジスタ634とソース信号線18間の電圧降下が極めて小さくすることができる。このことは本発明の他の実施例においても適用されることは言うまでもない。

図73の低電流回路部と図74の高電流回路部の動作について説明を

する。本発明のソースドライバ回路(IC)14は、低電流回路部L0~L4の5ビットで構成され、高電流回路部H0~H5の6ビットで構成される。なお、回路の外部から入力されるデータはD0~D5の6ビット(各色64階調)である。この6ビットデータをL0~L4の5ビット、高電流回路部H0~H5の6ビットに変換してソース信号線に画像データに対応するプログラム電流Iwを印加する。つまり、入力6ビットデータを、5+6=11ビットデータに変換している。したがって、高精度のガンマカーブを形成できる。

以上のように、入力6ビットデータを、5+6=11ビットデータに変換している。本発明では、高電流領域の回路のビット数(H)は、入力データ(D)のビット数と同一にし、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-1としている。なお、低電流領域の回路のビット数(L)は、入力データ(D)のビット数-2としてもよい。このように構成することにより、低電流領域のガンマカーブと、高電流領域のガンマカーブとが、EL表示パネルの画像表示に最適になる。

以下、低電流領域の回路制御データ(L0~L4)と高電流領域の回路制御データ(H0~H4)との制御方法について、図84から図86を参照しながら説明をする。

本発明は図73の図73のL4端子に接続された、単位トランジスタ634aの動作に特徴がある。この634aは1単位の電流源となる1つのトランジスタで構成されている。このトランジスタをオンオフさせることにより、プログラム電流 Iwの制御(オンオフ制御)が容易になる。

図84は、低電流領域と高電流領域を階調4で切り替える場合の低電 流側信号線(L)と高電流側信号線(H)との印加信号である。なお、 図84から図86において、階調0から18まで図示しているが、実際 は63階調目まである。したがって、各図面において階調18以上は省略している。また、表の"1"の時にスイッチ641がオンし、該当単位トランジスタ634とソース信号線18とが接続され、表の"0"の時にスイッチ641がオフするとしている。

図84において、完全黒表示の階調0の場合は、 $(L0\sim L4)=(0$ 、0、0、0、0) であり、 $(H0\sim H5)=(0$ 、0、0、00、00 である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 I w=0 である。

階調1では、($L0\sim L4$)=(1、0、0、0、00 であり、(H0 $\sim H5$)=(0、0、0 、0 、00 である。したがって、低電流領域の1つの単位トランジスタ 6 3 4 がソース信号線 1 8 に接続されている。高電流領域の単位電流源はソース信号線 1 8 には接続されていない。

階調 2 では、(L 0 ~ L 4) = (0、1、0、0、0) であり、(H 0 ~ H 5) = (0、0、0、0、0) である。したがって、低電流領域の 2 つの単位トランジスタ 6 3 4 がソース信号線 1 8 に接続されている。 高電流領域の単位電流源はソース信号線 1 8 には接続されていない。

階調4では、(L0~L4)=(1、1、0、0、1)であり、(H0~H5)=(0、0、0、0、0、00)である。したがって、低電流領域の3つのスイッチ641La、641Lb、641Leがオンし、4つの単位電流源634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調 5 以上では、低電流領域(L 0~L 4) = (1、1、0、0、1)は変化がない。しかし、高電流領域において、階調 5 では(H 0~H 5) = (1、0、0、0、0)であり、スイッチ 6 4 1 H a がオンし、高電流領域の1つの単位電流源 6 4 1 がソース信号線18と接続されている。また、階調 6 では(H 0~H 5) = (0、1、0、0、0)であり、スイッチ 6 4 1 H b がオンし、高電流領域の2つの単位電流源 6 4 1 がソース信号線18と接続される。同様に、階調7では(H 0~H 5) = (1、1、0、0、0)であり、2つのスイッチ 6 4 1 H a スイッチ 6 4 1 H b がオンし、高電流領域の3つの単位電流源 6 4 1 がソース信号線18と接続される。さらに、階調8では(H 0~H 5) = (0、0、1、0、0)であり、1つのスイッチ 6 4 1 H c がオンし、高電流領域の4つの単位電流源 6 4 1 がソース信号線18と接続される。以後、図8 4 のように順次スイッチ 6 4 1 がオンオフし、プログラム電流 I w がソース信号線18に印加される。

以上の動作で特徴的なのは、折れ曲がり点において、高階調部の階調では、低階調部の電流に加算されて、高階調部のステップ(階調)に応じた電流がプログラム電流Iwとなっていることである。なお、低電流領域と高電流領域の切り換わり点、正確には、プログラム電流Iwとしては、高電流領域の階調の場合、低電流IwLが加算されているので、切換り点という表現は正しくない。また、嵩上げ電流IwKも加算されている。

1ステップの階調(電流が変化する点あるいはポイントもしくは位置というべきであろう)を境として、低電流領域の制御ビット(L)が変化しない点である。また、この時、図73のL4端子に"1"となり、スイッチ641eがオンし、単位トランジスタ634aに電流が流れている点である。

したがって、図84の階調4では低階調部の単位トランジスタ(電流源)634が4個動作している。そして、階調5では、低階調部の単位トランジスタ(電流源)634が4個動作し、かつ高階調部のトランジスタ(電流源)634が1個動作している。以後同様に、階調6では、低階調部の単位トランジスタ(電流源)634が4個動作し、かつ高階調部のトランジスタ(電流源)634が2個動作する。したがって、折れ曲がりポイントである階調5以上では、折れ曲がりポイント以下の低階調領域の電流源634が階調分(この場合、4個)オンし、これに加えて、順次、高階調部の電流源634が階調に応じた個数順次オンしていく。

図73におけるL4端子の単位トランジスタ634aの1個は有用に作用していることがわかる。この単位トランジスタ634aがないと、階調3の次に、高階調部の単位トランジスタ634が1個オンする動作になる。そのため、切り替わりポイントが4、8、16というように2の乗数(累乗)にならない。2の乗数は1信号のみが"1"となった状態である。

以上の理由から、2の重み付けの信号ラインが"1"となったという 条件判定がやりやすい。そのため、条件判定のハード規模を小さくする ことができる。つまり、ICチップの論理回路が簡略化し、結果として チップ面積が小さいICを設計できるのである(低コスト化が可能であ る)。

図85は、低電流領域と高電流領域を階調8で切り替える場合の低電流側信号線(L)と高電流側信号線(H)との印加信号の説明図である。

図85において、完全黒表示の階調0の場合は、図84と同様であり、 $(L0\sim L4)=(0,0,0,0,0)$ であり、 $(H0\sim H5)=(0,0,0,0,0)$ である。 したがって、すべてのスイッチ641はオフ

状態であり、ソース信号線18にはプログラム電流Iw=0である。

同様に階調1では、 $(L0\sim L4)=(1,0,0,0,0)$ であり、 $(H0\sim H5)=(0,0,0,0)$ である。したがって、低電流領域の1つの単位トランジスタ634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調2では、 $(L0\sim L4)=(0、1、0、0、0)$ であり、 $(H0\sim H5)=(0、0、0、0,0)$ である。したがって、低電流領域の2つの単位トランジスタ634がソース信号線18に接続されている。 高電流領域の単位電流源はソース信号線18には接続されていない。

階調3では、($L0\sim L4$)=(1、1、0、0、0) であり、(H0 $\sim H5$)=(0、0、0、0、00、00 である。したがって、低電流領域の2つのスイッチ641La0、641Lbがオンし、3つの単位トランジスタ634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

以下も同様に、階調4では、(L0~L4)= (0、0、1、0、0)であり、(H0~H5)= (0、0、0、0、0)である。また、階調5では、(L0~L4)= (1、0、1、0、0)であり、(H0~H5)= (0、0、0、0、0)である。階調6では、(L0~L4)= (0、1、1、0、0)であり、(H0~H5)= (0、0、0、0、0、0)である。また、階調7では、(L0~L4)= (1、1、1、0、0

階調8が切り替わりポイント (折れ曲がり位置) である。階調8では、 $(L0\sim L4)=(1\ 1\ 1\ 0\ 1)$ であり、 $(H0\sim H5)=(0\ 0\ 0\ 0\ 0)$ である。したがって、低電流領域の4つのスイッチ6 41 La 、641 Lb 、641 Lc 、641 Le がオンし、8つの単位

0) $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$ $rac{0}{0}$

トランジスタ634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調8以上では、低電流領域(L0~L4) = $(1 \times 1 \times 1 \times 0 \times 1)$ は変化がない。しかし、高電流領域において、階調9では(H0~H5) = $(1 \times 0 \times 0 \times 0 \times 0)$ であり、スイッチ641Haがオンし、高電 流領域の1つの単位電流源641がソース信号線18と接続されている。

以下、同様に、階調ステップに応じて、高電流領域の単位トランジスタ634の個数が1個ずつ増加する。つまり、階調10では(H0~H5) = (0、1、0、0、0)であり、スイッチ641Hbがオンし、高電流領域の2つの単位電流源641がソース信号線18と接続される。同様に、階調11では(H0~H5)= (1、1、0、0、0)であり、2つのスイッチ641Haスイッチ641Hbがオンし、高電流領域の3つの単位電流源641がソース信号線18と接続される。さらに、階調12では(H0~H5)= (0、0、1、0、0)であり、1つのスイッチ641Hcがオンし、高電流領域の4つの単位電流源641がソース信号線18と接続される。以後、図84のように順次スイッチ641がオンオフし、プログラム電流Iwがソース信号線18に印加される。

図86は、低電流領域と高電流領域を階調16で切り替える場合の低電流側信号線(L)と高電流側信号線(H)との印加信号の説明図である。この場合も図84、図85と基本的な動作は同じである。

つまり、図86において、完全黒表示の階調0の場合は、図85と同様であり、 $(L0\sim L4)=(0\ 0\ 0\ 0\ 0\ 0)$ であり、 $(H0\sim H5)=(0\ 0\ 0\ 0\ 0\ 0)$ である。したがって、すべてのスイッチ641はオフ状態であり、ソース信号線18にはプログラム電流 Iw=0である。同様に階調1から階調16までは、高階調領域の($H0\sim H5$)= $(0\ 0\ 0\ 0\ 0\ 0)$ である。したがって、低電流領域の1

つの単位トランジスタ634がソース信号線18に接続されている。高 電流領域の単位電流源はソース信号線18には接続されていない。つま り、低階調領域の(L0~L4)のみが変化する。

つまり、階調1では、($L0\sim L4$)=(1、0、0、0、0)であり、階調2では、($L0\sim L4$)=(0、1、00、00、00)であり、階調3では、($L0\sim L4$)=(1、10、0000)であり、階調2では、($L0\sim L4$)=(00、01、000)である。以下階調16まで順次カウントされる。つまり、階調15では、($L0\sim L4$)=(10、11、100)であり、階調16では、($L0\sim L4$)=(11、11、10)であり、階調16では、($L0\sim L4$)=(11、11、10)である。階調16では、階調を示す $100\sim 10$ 0の5ビット目(1004)のみが104本オンするため、データ $100\sim 10$ 5の表現している内容が1006であるということが、1007 で身信号線(1004)の判定で決定できる。したがって、論理回路のハード規模が小さくすることができる。

階調16が切り替わりポイント(折れ曲がり位置)である。もしくは階調17が切り替わりポイントというべきであるかもしれない。階調16では、(L0~L4)=(1、1、1、1、1)であり、(H0~H5)=(0、0、0、0、0)である。したがって、低電流領域の4つのスイッチ641La、641Lb、641Lc、641d、641Leがオンし、16つの単位トランジスタ634がソース信号線18に接続されている。高電流領域の単位電流源はソース信号線18には接続されていない。

階調16以上では、低電流領域(L0~L4)=(1、1、1、0、1)は変化がない。しかし、高電流領域において、階調17では(H0~H5)=(1、0、0、0、0、0)であり、スイッチ641Haがオンし、高電流領域の1つの単位電流源641がソース信号線18と接続されている。

以下、同様に、階調ステップに応じて、高電流領域の単位トランジスタ634の個数が1個ずつ増加する。つまり、階調18では(H0~H5)= (0、1、0、0、0)であり、スイッチ641Hbがオンし、高電流領域の2つの単位電流源641がソース信号線18と接続される。同様に、階調19では(H0~H5)= (1、1、0、0、0)であり、2つのスイッチ641Haスイッチ641Hbがオンし、高電流領域の3つの単位電流源641がソース信号線18と接続される。さらに、階調20では(H0~H5)= (0、0、1、0、0)であり、1つのスイッチ641Hcがオンし、高電流領域の4つの単位電流源641がソース信号線18と接続される。

以上のように、切り替わりポイント(折れ曲がり位置)で、2の乗数の個数の電流源(1単位トランジスタ)634がオンもしくはソース信号線18と接続する(逆に、オフとなる構成も考えられる)ように構成するロジック処理などがきわめて容易になる。

たとえば、図84に図示するように折れ曲がり位置が階調4(4は2の乗数である)であれば、4個の電流源(1単位)634が動作などするように構成する。そして、それ以上の階調では、高電流領域の電流源(1単位)634が加算されるように構成する。

また、図85に図示するように折れ曲がり位置が階調8(8は2の乗数である)であれば、8個の電流源(1単位)634が動作などするように構成する。そして、それ以上の階調では、高電流領域の電流源(1単位)634が加算されるように構成する。本発明の構成を採用すれば、64階調に限らず(16階調:4096色、256階調:1670万色など)、あらゆる階調表現で、ハード構成が小さなガンマ制御回路を構成できる。

なお、図84、図85、図86で説明した実施例では、切り替わりポ

WO 03/091977 PCT/JP03/02535

イントの階調が2の乗数となるとしたが、これは、完全黒階調が階調0 とした場合である。階調1を完全黒表示とする場合は、1加算する必要 がある。

本発明で重要なのは、複数の電流領域(低電流領域、高電流領域など)を有し、その切り替わりポイントを信号入力が少なく判定(処理)できるように構成することである。その一例として、2の乗数であれば、1信号線を検出するだけでよいからハード規模が極めて小さくなるという技術的思想である。また、その処理を容易にするため、電流源634aを付加する。

負論理であれば、2、4、8・・・ではなく、階調1、3、7、15・・・で切り替わりポイントとすればよい。また、階調0を完全黒表示としたが、これに限定するものではない。たとえば、64階調表示であれば、階調63を完全黒表示状態とし、階調0を最大の白表示としてもよい。この場合は、逆方向に考慮して、切り替わりポイントを処理すればよい。したがって、2の乗数から処理上、異なる構成となる場合がある。

切り替わりポイント(折れ曲がり位置)は、1つのガンマカーブに限定されるものではない。折れ曲がり位置が複数存在しても本発明の回路を構成することができる。たとえば、折れ曲がり位置が階調4と階調16に設定することができる。また、階調4と階調16と階調32というように3ポイント以上に設定することもできる。

以上の実施例は、階調が2の乗数に設定するとして説明をしたが、本発明はこれに限定するものではない。たとえば、2の乗数の2と8(2+8=10階調目、つまり、判定に要する信号線は2本)で折れ曲がり点を設定してもよい。それ以上の、2の乗数の2と8と16(2+8+16=26階調目、つまり、判定に要する信号線は3本)で折れ曲がり点を設定してもよい。この場合は、8少判定あるいは処理に要するハー

ド規模が大きくなるが、回路構成上、十分に対応することができる。また、以上の説明した事項は本発明の技術的範疇に含まれることは言うまでもない。

図87に図示するように、本発明のソースドライバ回路 (IC) 14 は3つの部分の電流出力回路 70.4 から構成されている。高階調領域で動作する高電流領域電流出力回路 70.4 a であり、低電流領域および高階調領域で動作する低電流領域電流出力回路 70.4 b であり、嵩上げ電流を出力する低電流領域電流出力回路 70.4 b である。

高電流領域電流出力回路704aと電流嵩上げ電流出力回路704c は高電流を出力する基準電流源771aを基準電流として動作し、低電 流領域電流出力回路704bは低電流を出力する基準電流源771bを 基準電流として動作する。

先にも説明したが、電流出力回路704は、高電流領域電流出力回路704a、低電流領域電流出力回路704b、電流嵩上げ電流出力回路704cの3つに限定するものではなく、高電流領域電流出力回路704aと低電流領域電流出力回路704bの2つでもよく、また、3つ以上の電流出力回路704から構成してもよい。また、基準電流源771はそれぞれの電流領域電流出力回路704に対応して配置または形成してもよく、また、すべての電流領域電流出力回路704で共通にしてもよい。

以上の電流出力回路 7 0 4 が階調データに対応して、内部の単位トランジスタ 6 3 4 が動作し、ソース信号線 1 8 から電流を吸収する。前記と単位トランジスタ 6 3 4 は、1 水平走査期間 (1 H) 信号に同期して動作する。つまり、1 Hの期間の間、該当する階調データに基づく電流を入力する(単位トランジスタ 6 3 4 が N チャンネルの場合)。

一方、ゲートドライバ回路12も1H信号に同期して、基本的には1

本のゲート信号線17aを順次選択する。つまり、1H信号に同期して、第1H期間にはゲート信号線17a(1)を選択し、第2H期間にはゲート信号線17a(2)を選択し、第3H期間にはゲート信号線17a(4)を選択する。

しかし、第1のゲート信号線17aが選択されてから、次の第2のゲート信号線17aが選択される期間には、どのゲート信号線17aも選択されない期間(非選択期間、図88のt1を参照)を設ける。非選択期間は、ゲート信号線17aの立ち上がり期間、立下り期間が必要であり、選択トランジスタ11dのオンオフ制御期間を確保するために設ける。

いずれかのゲート信号線17aにオン電圧が印加され、画素16のトランジスタ11b、選択トランジスタ11cがオンしていれば、Vdd 電源(アノード電圧)から駆動用トランジスタ11aを介して、ソース信号線18にプログラム電流Iwが流れる。このプログラム電流Iwが単位トランジスタ634に流れる(図88のt2期間)。なお、ソース信号線18には寄生容量Cが発生している(ゲート信号線とソース信号線とのクロスポイントの容量などにより寄生容量が発生する)。

しかし、いずれのゲート信号線17aも選択されていない(非選択期間 図88のt1期間)はトランジスタ11aを流れる電流経路がない。単位トランジスタ634は電流を流すから、ソース信号線18の寄生容量から電荷を吸収する。そのため、ソース信号線18の電位が低下する(図88のAの部分)。ソース信号線18の電位が低下すると、次の画像データに対応する電流を書き込むのに時間がかかる。

この課題を解決するため、図89に図示するように、ソース端子76 1との出力端にスイッチ641aを形成する。また、電流嵩上げ電流出 力回路704cの出力段にスイッチ641bを形成または配置する。

スイッチ641bは低階調表示のみに制御するスイッチである。低階調表示(黒表示)時は、画素16のトランジスタ11aのゲート電位はVddに近くする必要がある(したがって、黒表示では、ソース信号線18の電位はVdd近くにする必要がある)。また、黒表示では、プログラム電流Iwが小さく、図88のAように一度、電位が低下してしまうと、正規の電位に復帰するのに長時間を要する。

そのため、低階調表示の場合は、非選択期間 t 1 が発生することを避けなくてはならない。逆に、高階調表示では、プログラム電流 I wが大きいため、非選択期間 t 1 が発生しても問題がない場合が多い。したがって、本発明では、高階調表示の画像書き込みでは、非選択期間でもスイッチ641a、スイッチ641bの両方をオンさせておく。また、嵩上げ電流 I w K も切断しておく必要がある。極力黒表示を実現するためである。低階調表示の画像書き込みでは、非選択期間ではスイッチ641aをオンさせておき、スイッチ641bはオフするというように駆動する。スイッチ641bは端子S 2 で制御する。

なお、低階調表示および高階調表示の両方で、非選択期間 t 1 にスイッチ 6 4 1 a をオフ (非導通状態)、スイッチ 6 4 1 b はオン (導通) させたままにするという駆動を実施してもよい。もちろん、低階調表示および高階調表示の両方で、非選択期間 t 1 にスイッチ 6 4 1 a、スイッチ 6 4 1 bの両方をオフ (非導通) させた駆動を実施してもよい。いずれにしても、制御端子 S 1、S 2 の制御でスイッチ 6 4 1 を制御できる。なお、制御端子 S 1、S 2 はコマンド制御で制御する。

たとえば、制御端子S2は非選択期間 t1をオーバーラップするように t3期間を"0"ロジックレベルとする。このように制御にすることにより、図88のAの状態は発生しない。また、階調が一定以上の黒表示レベルの時は、制御端子S1を"0"ロジックレベルとする。すると、 嵩上げ電流 I w K は停止し、より 黒表示を実現できる。

通常のドライバICでは、出力近傍に保護ダイオード1671が形成されている(図167を参照のこと)。保護ダイオード1671は、IC14外部から静電気でIC14が破壊されることを防止するために形成される。一般的に保護ダイオード1671は出力配線643と電源V c c 間、出力配線643とグランド間に形成される。

保護ダイオード1671は、静電気による破壊防止には有効である。 しかし、等価回路図的には、コンデンサ(寄生容量)とみなされる。電 流駆動方式では、出力端子643に寄生容量があると電流書込みが困難 になる。

本発明はこの課題を解決する方法である。ソースドライバIC14は、出力段には保護ダイオード1671が形成された状態で製造される。製造されたソースドライバIC14はアレイ基板71に積載または配置され、出力端子761とソース信号線18とが接続される。出力端子761とソース信号線18との接続後、図169の(a)に図示するように

a 点および b 点がレーザー光 1 5 0 2 で切断され、保護ダイオード 1 6 7 1 が出力配線 6 4 3 から切り離される。または、図 1 6 9 の (b) に図示するように、c 点および d 点にレーザー光 1 5 0 2 が照射され、切断される。したがって、保護ダイオード 1 6 7 1 がフローティング状態となる。

以上のように保護ダイオード1671が出力配線643から切り離されることにより、または、保護ダイオード1671をフローティング状態にすることにより、保護ダイオード1671による寄生容量の発生を防止でき、また、IC14の実装後に、保護ダイオード1671が出力配線643から切り離されることにより、または、保護ダイオード1671をフローティング状態にするため、静電気による破壊の問題も発生しない。

なお、レーザー光1502の照射は、図168に図示するように、アレイ基板71の裏面から行う。アレイ基板71はガラス基板であり、光透過性を有する。したがって、レーザー光1502はアレイ基板71を透過することができる。

以上の実施例は、表示パネルに1つのソースドライバIC14を積載することを前提にした実施例として説明した。しかし、本発明はこの構成に限定されるものではない。ソースドライバIC14を1つの表示パネルに複数積載する構成でもよい。たとえば、図93は3つのソースドライバIC14を積載した表示パネルの実施例である。

図82でも説明したように、本発明の電流駆動方式のソースドライバ 回路(IC) 14は複数のドライバIC14を用いることに対応してい る。そのため、スレープ/マスター(S/M)端子を具備している。S /M端子をHレベルにすることによりマスターチップとして動作し、基 準電流出力端子(図示せず)から、基準電流を出力する。もちろん、S /M端子のロジックは逆極性でもよい。

スレーブ/マスター (S/M) の切り替えは、ソースドライバIC14へのコマンドにより切り替えても良い。基準電流はカスケード電流接続線931で伝達される。S/M端子をLレベルにすることによりIC14はスレーブチップとして動作し、基準電流入力端子 (図示せず) から、マスターチップの基準電流を受け取る。この電流が図73、図74のINL、INH端子に流れる電流となる。

一例として、基準電流はICチップ14の中央部(真中部分)の電流 出力回路704で発生させる。マスターチップの基準電流は外部から外 付け抵抗、あるいはIC内部に配置あるいは構成された電流きざみ方式 の電子ボリウムにより、基準電流が調整されて印加される。

なお、I Cチップ14の中央部にはコントロール回路(コマンドデコーダなど)なども形成(配置)される。基準電流源をチップの中央部に形成するのは、基準電流発生回路とプログラム電流出力端子761までの距離を極力短くするためである。

図93の構成では、マスターチップ14bより基準電流が2つのスレーブチップ(14a、14c)に伝達される。スレーブチップは基準電流を受け取り、この電流を基準として、親、子、孫電流を発生させる。なお、マスターチップ14bがスレーブチップに受け渡す基準電流は、カレントミラー回路の電流受け渡しにより行う(図67を参照のこと)。電流受け渡しを行うことにより、複数のチップで基準電流のずれはなくなり、画面の分割線が表示されなくなる。

図94は基準電流の受け渡し端子位置を概念的に図示している。IC チップの中央部に配置されて信号入力端子941iに基準電流信号線9 32が接続されている。この基準電流信号線932に印加される電流(なお、電圧の場合もある。図76を参照のこと)は、EL材料の温特補償 がされている。また、EL材料の寿命劣化による補償がされている。

基準電流信号線932に印加された電流(電圧)に基づき、チップ14内で各電流源(631、632、633、634)を駆動する。この基準電流がカレントミラー回路を介して、スレーブチップへの基準電流として出力される。スレーブチップへの基準電流は端子941oから出力される。端子941oは基準電流発生回路704の左右に少なくとも1個以上配置(形成)される。図94では、左右に2個ずつ配置(形成)されている。この基準電流が、カスケード信号線931a1、931a2、931b1、931b2でスレーブチップ14に伝達される。なお、スレーブチップ14aに印加された基準電流を、マスターチップ14bにフィードバックし、ずれ量を補正するように回路を構成してもよい。

有機EL表示パネルをモジュール化する際、問題となる事項に、アノード配線951、カソード配線の引き回し(配置)の抵抗値の課題がある。有機EL表示パネルは、EL素子15の駆動電圧が比較的低いかわりに、EL素子15に流れる電流が大きい。そのため、EL素子15に電流を供給するアノード配線、カソード配線を太くする必要がある。一例として、2インチクラスのEL表示パネルでも高分子EL材料では、200mA以上の電流をアノード配線951に流す必要がある。そのため、アノード配線951の電圧降下を防止するため、アノード配線は10以下の低抵抗化する必要がある。しかし、アレイ基板71では、配線は薄膜蒸着で形成するため、低抵抗化は困難である。そのため、パターン幅を太くする必要がある。しかし、200mAの電流をほとんど電圧降下なしで伝達するためには、配線幅が2mm以上となるという課題があった。

図105は従来のEL表示パネルの構成である。表示画面50の左右 に内蔵ゲートドライバ回路12a、12bが形成(配置)されている。

PCT/JP03/02535

また、ソースドライバ回路14pも画素16のトランジスタと同一プロセスで形成されている(内蔵ソースドライバ回路)。

アノード配線 9 5 1 はパネルの右側に配置されている。アノード配線 9 5 1 には V d d 電圧が印加されている。アノード配線 9 5 1 幅は一例 として 2 mm以上である。アノード配線 9 5 1 は画面の下端から画面の上端に分岐されている。分岐数は画素列数である。たとえば、QCIFパネルでは、176列×RGB=528本である。一方、ソース信号線 18は内蔵ソースドライバ回路 14 p から出力されている。ソース信号線 18は画面の上端から画面の下端に配置(形成)されている。また、内蔵ゲートドライバ回路 12の電源配線 1051も画面の左右に配置されている。

したがって、表示パネルの右側の額縁は狭くすることができない。現在、携帯電話などに用いる表示パネルでは、狭額縁化が重要である。また、画面の左右の額縁を均等にすることが重要である。しかし、図105の構成では、狭額縁化が困難である。

この課題を解決するため、本発明の表示パネルでは、図106に図示するように、アノード配線951はソースドライバIС14の裏面に位置する箇所、かつアレイ表面に配置(形成)している。ソースドライバ回路(IC)14は半導体チップで形成(作製)し、COG(チップオンガラス)技術でアレイ基板71に実装している。ソースドライバIC14化にアノード配線951を配置(形成)できるのは、チップ14の裏面に基板に垂直方向に10 μ m~30 μ mの空間があるからである。

図105のように、ソースドライバ回路14pをアレイ基板71に直接形成すると、マスク数の問題、あるいは歩留まりの問題、ノイズの問題からソースドライバ回路14pの下層あるいは上層にアノード配線(ベースアノード線、アノード電圧線、基幹アノード線)951を形成

することは困難である。

また、図106に図示するように、共通アノード線962を形成し、ベースアノード線951と共通アノード線962とを接続アノード線961で短絡させている。特に、ICチップの中央部の接続アノード線961を形成した点がポイントである。接続アノード線961を形成することにより、ベースアノード線951と共通アノード線962間の電位差がなくなる。また、アノード配線952を共通アノード線962から分岐している点がポイントである。以上の構成を採用することにより、図105のようにアノード配線951の引き回しがなくなり、狭額縁化を実現できる。

共通アノード線962が長さ20mmとし、配線幅が150μmとし、配線のシート抵抗を0.05 Ω / \square とすれば、抵抗値は20000(μ m) λ 0.05 α =約7 α になる。共通アノード線962の両端を接続アノード線961cでベースアノード線951と接続すれば、共通アノード線962には両側給電されるから、見かけ上の抵抗値は、7 α / α 2=3.5 α 2となり、また、集中分布乗数に置きなおすと、さらに、見かけ上の共通アノード線962の抵抗値は1 λ 2となるから、少なくとも2 α 0以下となる。アノード電流が100m α 0 である、少なくとも2 α 0以下となる。アノード電流が100m α 0 である、さらに、中央部の接続アノード線961bで短絡すれば電圧降下は、ほとんど発生しないようにすることができるのである。

本発明はベースアノード線951をIC14下に形成すること、共通アノード線962を形成し、この共通アノード線962とベースアノード線951とを電気的に接続すること(接続アノード線961)、共通アノード線962からアノード配線952を分岐させることである。

なお、本発明では、画素構成は図1を例示して説明をする。そのため、

WO 03/091977 PCT/JP03/02535

カソード電極をべた電極(画素16に共通の電極)とし、アノードを配線で引き回すとして説明をする。しかし、駆動用トランジスタ11aの構成(NチャンネルかPチャンネルか)、画素構成によっては、アノードをべた電極とし、カソードを配線により引き回す必要がある場合もある。したがって、本発明はアノードを引き回すことに限定するものではない。引き回す必要があるアノードまたはカソードに関する発明である。したがって、カソードを配線として引き回す構成である場合は、本発明で記載するアノードをカソードと読み替えればよい。

アノード線(ベースアノード線951、共通アノード線962、接続アノード線961、アノード配線952など)を低抵抗化するため、薄膜の配線を形成後、あるいはパターニング前に、無電解メッキ技術、電解メッキ技術などを用いて、導電性材料を積層し厚膜化してもよい。厚膜化することにより、配線の断面積が広くなり、低抵抗化することができる。以上の事項はカソードに関しても同様である。また、ゲート信号線17、ソース信号線18にも適用することができる。

共通アノード線962を形成し、この共通アノード線962を接続アノード線961で両側給電を行う構成の効果は高く、また、中央部に接続アノード線961b(961c)を形成することによりさらに効果が高くなる。また、ベースアノード線951、共通アノード線962、接続アノード線961でループを構成しているため、IC14に入力される電界を抑制することができる。

共通アノード線962とベースアノード線951は同一金属材料で形成し、また、接続アノード線961も同一金属材料で形成することが好ましい。また、これらのアノード線は、アレイを形成する最も抵抗値の低い金属材料あるいは構成で実現する。一般的に、ソース信号線180金属材料および構成(SDレイヤ)で実現する。共通アノード線962

とソース信号線18とが交差する箇所は、同一材料で形成することはできない。したがって、交差する箇所は他の金属材料(ゲート信号線17と同一材料および構成、GEレイヤー)で形成し、絶縁膜で電気的に絶縁する。もちろん、アノード線は、ソース信号線18の構成材料からなる薄膜と、ゲート信号線17の構成材料からなる薄膜とを積層して構成してもよい。

なお、ソースドライバIC14の裏面にアノード配線(カソード配線)などのEL素子15に電流を供給する配線を敷設する(配置する、形成する)としたが、これに限定するものではない。たとえば、ゲートドライバ回路12をICチップで形成し、このICをCOG実装してもよい。このゲートドライバIC12の裏面にアノード配線、カソード配線を配置(形成)する。

以上のように本発明は、EL表示装置などにおいて、駆動ICを半導体チップで形成(作製)し、このICをアレイ基板71などの基板に直接実装し、かつ、ICチップの裏面の空間部にアノード配線、カソード配線などの電源あるいはグランドパターンを形成(作製)するものである。

以上の事項を他の図面を使用しながらさらに詳しく説明をする。図95は本発明の表示パネルの一部の説明図である。図95において、点線がICチップ14を配置する位置である。つまり、ベースアノード線(アノード電圧線つまり分岐まえのアノード配線)がICチップ14の裏面かつアレイ基板71上に形成(配置)されている。なお、本発明の実施例において、ICチップ(12、14)の裏面に分岐前のアノード配線951を形成するとして説明するが、これは説明を容易にするためである。たとえば、分岐前のアノード配線951のかわりに分岐前のカソード配線あるいはカソード膜を形成(配置)してもよい。その他、ゲート

ドライバ回路12の電源配線1051を配置または形成してもよい。

ICチップ14はCOG技術により電流出力(電流入力)端子741とアレイ基板71に形成された接続端子953とが接続される。接続端子953はソース信号線18の一端に形成されている。また、接続端子953は953aと953bというように千鳥配置である。なお、ソース信号線の一端には接続端子953が形成され、他の端にもチェック用の端子電極が形成されている。

また、本発明のICチップは電流駆動方式のドライバIC(電流で画素にプログラムする方式)としたが、これに限定するものではない。たとえば、図43、図53などの電圧プログラムの画素を駆動する電圧駆動方式のドライバICを積載したEL表示パネル(装置)などにも適用することができる。

接続端子953aと953b間にはアノード配線952 (分岐後のアノード配線)が配置される。つまり、太く、低抵抗のベースアノード線951から分岐されたアノード配線952が接続端子953間に形成され、画素16列に沿って配置されている。したがって、アノード配線952とソース信号線18とは平行に形成(配置)される。以上のように構成(形成)することにより、図105のようにベースアノード線951を画面横に引き回すことなく、各画素にVdd電圧を供給できる。

図96はさらに、具体的に図示している。図95との差異は、アノード配線を接続端子953間に配置せず、別途形成した共通アノード線962から分岐させた点である。共通アノード線962とベースアノード線951とは接続アノード線961で接続している。

図96はICチップ14を透視して裏面の様子を図示したように記載している。ICチップ14は出力端子761にプログラム電流Iwを出力する電流出力回路704が配置されている。基本的に、出力端子76

1と電流出力回路 7 0 4 は規則正しく配置されている。 I C チップ 1 4 の中央部には親電流源の基本電流を作製する回路、コントロール (制御) 回路が形成されている。そのため、 I C チップの中央部には出力端子 7 6 1 が形成されていない。電流出力回路 7 0 4 が I C チップの中央部に形成できないからである。

本発明では、図96の高電流領域電流出力回路704a部には出力端子761をICチップに作製していない。出力回路がないからである。なお、ソースドライバなどのICチップの中央部に、コントロール回路などが形成され、出力回路が形成されていない事例は多い。本発明のICチップはこの点に着眼し、ICチップの中央部に出力端子761を形成(配置)していない。もちろん、ICチップの中央部に出力端子761を形成(配置)する場合はこの限りでない。

接続アノード線961でベースアノード線951と共通アノード線962とをショートすることにより、共通アノード線962に電流が流れることにより発生する電圧降下を極力抑制する。つまり、本発明の構成要素である接続アノード線961はICチップの中央部に出力回路がない点を有効に利用しているのである。また、従来、ICチップの中央部にダミーパッドとして形成されている出力端子761を削除することにより、このダミーパッドと接続アノード線961が接触することによる、ICチップが電気的に影響をあたえることを防止している。

ただし、このダミーパッドがICチップのベース基板(チップのグラ

ンド)、他の構成と電気的に絶縁されている場合は、ダミーパッドが接続アノード線961と接触しても全く問題がない。したがって、ダミーパッドをICチップの中央部に形成したままでもよいことは言うまでもない。

さらに具体的には、図99のように接続アノード線961、共通アノード線962は形成(配置)されている。まず、接続アノード線961 は太い部分(961a)と細い部分(961b)がある。太い部分(961a)は抵抗値を低減するためである。細い部分(961b)は、出力端子963間に接続アノード線961bを形成し、共通アノード線962と接続するためである。

また、ベースアノード線951と共通アノード線962との接続は、中央部の接続アノード線961bだけでなく、左右の接続アノード線961cでもショートしている。つまり、共通アノード線962とベースアノード線951とは3本の接続アノード線961でショートされている。この構成により共通アノード線962に大きな電流が流れても共通アノード線962で電圧降下が発生しにくい。これは、ICチップ14は通常、幅が2mm以上あり、このIC14下に形成されたベースアノード線951の線幅を太く(低インピーダンス化できる)できるからである。そのため、低インピーダンスのベースアノード線951と共通アノード線962とを複数箇所で接続アノード線961によりショートしているため、共通アノード線962の電圧降下は小さくなるのである。

以上のように共通アノード線962での電圧降下を小さくできるのは、I Cチップ14下にベースアノード線951を配置 (形成) できる点、I Cチップ14の左右の位置を用いて、接続アノード線961cを配置 (形成) できる点、I Cチップ14の中央部に接続アノード線961 b を配置 (形成) できる点にある。

また、図99では、ベースアノード線951とカソード電源線(ベースカソード線)991とを絶縁膜102を介して積層させている。この積層した箇所がコンデンサを形成する。この構成をアノードコンデンサ構成と呼ぶ。このコンデンサは、電源パスコンデンサとして機能する。したがって、ベースアノード線951の急激な電流変化を吸収することができる。コンデンサの容量は、EL表示装置の表示面積をS平方ミリメートルとし、コンデンサの容量をC(pF)としたとき、 $M/200 \le C \le M/10$ 以下の関係を満足させることがよい。さらには、 $M/100 \le C \le M/20$ 以下の関係を満足させることがよい。Cが小さいと電流変化を吸収することが困難であり、大きいとコンデンサの形成面積が大きくなりすぎ実用的でない。

なお、図99などの実施例では、I Cチップ14下にベースアノード線951を配置(形成)するとしたが、アノード線をカソード線としてもよいことは言うまでもない。また、図99において、ベースカソード線991とベースアノード線951とを入れ替えても良い。本発明の技術的思想は、ドライバを半導体チップで形成し、かつ半導体チップをアレイ基板71もしくはフレキシブル基板に実装し、半導体チップの下面にEL素子15などの電源あるいはグランド電位(電流)を供給する配線などを配置(形成)する点にある。

したがって、半導体チップは、ソースドライバIC14に限定されるものではなく、ゲートドライバ回路12でもよく、また、電源ICでもよい。また、半導体チップをフレキシブル基板に実装し、このフレキシブル基板面かつ半導体チップの下面にEL素子15などの電源あるいはグランドパターンを配線(形成)する構成も含まれる。もちろん、ソースドライバIC14とゲートドライバIC12の両方を、半導体チップで構成し、アレイ基板71にCOG実装を行っても良い。そして、前記

チップの下面に電源あるいはグランドパターンを形成してもよい。また、EL素子15への電源あるいはグラントパターンとしたがこれに限定するものではなく、ソースドライバ回路4への電源配線、ゲートドライバ回路12への電源配線でもよい。また、EL表示装置に限定されるものではなく、液晶表示装置にも適用できる。その他、FED、PDPなど表示パネルにも適用することができる。以上の事項は、本発明の他の実施例でも同様である。

図97は本発明の他の実施例である。主な図95、図96、図99との差異は図95が出力端子953間にアノード配線952を配置したのに対し、図97では、ベースアノード配線951から多数(複数)の細い接続アノード線961dを分岐させ、この接続アノード線961dを共通アノード線962とをショートした点である。また、細い接続アノード線961dと接続端子953と接続されたソース信号線18とを絶縁膜102を介して積層した点である。

アノード線961dはベースアノード線951とコンタクトホール971aで接続を取り、アノード配線952は共通アノード線962とコンタクトホール971bで接続を取っている。他の点(接続アノード線961a、961b、961c、アノードコンデンサ構成など)などは図96、図99と同様であるので説明を省略する。

図99のaa '線での断面図を図98に図示する。図98の(a)では、略同一幅のソース信号線18を接続アノード線961dが絶縁膜102aを介して積層されている。

絶縁膜102aの膜厚は、500オングストローム以上3000オングストローム(A)以下にする。さらに好ましくは、800オングストローム以上2000オングストローム(A)以下にする。膜厚が薄いと、接続アノード線961dとソース信号線18との寄生容量が大きくなり、

また、接続アノード線961dとソース信号線18との短絡が発生しやすくなり好ましくない。逆に厚いと絶縁膜の形成時間に長時間を要し、製造時間が長くなりコストが高くなる。また、上側の配線の形成が困難になる。

絶縁膜102は、ポリビフェーニールアルコール(PVA)樹脂、エポキシ樹脂、ポリプロピレン樹脂、フェノール樹脂、アクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、 SiO_2 、SiNxなどの無機材料が例示される。その他、 $A1_2O_3$ 、 Ta_2O_3 などであってもよいことは言うまでもない。また、図98の(a)に図示するように、最表面には絶縁膜102bを形成し、配線961などの腐食、機械的損傷を防止させる。

図98の(b)では、ソース信号線18の上にソース信号線18よりも線幅の狭い接続アノード線961dが絶縁膜102aを介して積層されている。以上のように構成することにより、ソース信号線18の段差によるソース信号線18と接続アノード線961dとのショートを抑制することができる。図98の(b)の構成では、接続アノード線961dの線幅は、ソース信号線18の線幅よりも0.5 μ m以上狭くすることが好ましい。さらには、接続アノード線961dの線幅は、ソース信号線18の線幅よりも0.8 μ m以上狭くすることが好ましい。

図98の(b)では、ソース信号線18の上にソース信号線18よりも線幅の狭い接続アノード線961dが絶縁膜102aを介して積層されているとしたが、図98の(c)に図示するように、接続アノード線961dの上に接続アノード線961dよりも線幅の狭いソース信号線18が絶縁膜102aを介して積層するとしてもよい。他の事項は他の実施例と同様であるので説明を省略する。

図100はICチップ14部の断面図である。基本的には図99の構

成を基準にしているが、図96、図97などでも同様に適用できる。も しくは類似に適用できる。

図100の(b)は図99のAA 'での断面図である。図100の(b) でも明らかなように、ICチップの14の中央部には出力パッド761 が形成(配置) されていない。この出力パッドと、表示パネルのソース信号線18とが接続される。出力パッド761は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ (突起) が形成されている。突起の高さは10 μ m以上40 μ m以下の高さにする。もちろん、金メッキ技術(電解、無電解)により突起を形成してもよいことは言うまでもない。

前記突起と各ソース信号線 18とは導電性接合層(図示せず)を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀 (Ag)、金 (Au)、ニッケル (Ni)、カーボン (C)、酸化錫 (SnO_2) などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層 (接続樹脂) 1001 は、転写等の技術でバンプ上に形成する。または、突起とソース信号線 18 とをACF樹脂 1001 で熱圧着される。

なお、突起あるいは出力パッド761とソース信号線18との接続は、 以上の方式に限定するものではない。また、アレイ基板上にIC14を 積載せず、フィルムキャリヤ技術を用いてもよい。また、ポリイミドフ ィルム等を用いてソース信号線18などと接続しても良い。図100の (a) はソース信号線18と共通アノード線962とが重なっている部 分の断面図である(図98を参照のこと)。

共通アノード線962からアノード配線952が分岐されている。ア ノード配線952はQCIFパネルの場合は、176×RGB=528 本である。アノード配線952を介して、図1などで図示するVdd電 圧(アノード電圧)が供給される。1本のアノード配線952には、E L素子15が低分子材料の場合は、最大で200 μ A程度の電流が流れる。したがって、共通アノード線962には、200 μ A×528で約100 mAの電流が流れる。

したがって、共通アノード線962での電圧降下を0.2 (V)以内にするには、電流が流れる最大経路の抵抗値が2Ω (100mA流れるとして)以下にする必要がある。本発明では、図99に示すように3箇所に接続アノード線961を形成しているので、集中分布回路におきなおすと、共通アノード線962の抵抗値は容易に極めて小さく設計することができる。また、図97のように多数の接続アノード線961dを形成すれば、共通アノード線962での電圧降下は、ほぼなくなる。

問題となるのは、共通アノード線962とソース信号線18との重なり部分における寄生容量(共通アノード寄生容量と呼ぶ)の影響である。 基本的に、電流駆動方式では、電流を書き込むソース信号線18に寄生容量があると黒表示電流を書き込みにくい。したがって、寄生容量は極力小さくする必要がある。

共通アノード寄生容量は、少なくとも1ソース信号線18が表示領域内で発生する寄生容量(表示寄生容量と呼ぶ)の1/10以下にする必要がある。たとえば、表示寄生容量が10(pF)であれば、1(pF)以下にする必要がある。さらに好ましくは、表示寄生容量の1/20以下にする必要がある。表示寄生容量が10(pF)であれば、0.5(pF)以下にする必要がある。この点を考慮して、共通アノード線962の線幅(図103のM)、絶縁膜102の膜厚(図101を参照)を決定する。

ベースアノード線951はICチップ14の下に形成(配置)する。 形成する線幅は、低抵抗化の観点から、極力太い方がよいことは言うま WO 03/091977 PCT/JP03/02535

でのない。その他、ベースアノード配線951は遮光の機能を持たせる ことが好ましい。

この説明図を図102に図示している。なお、ベースアノード配線951を金属材料で所定膜厚形成すれば、遮光の効果があることはいうまでもない。また、ベースアノード線951が太くできない時、あるいは、ITOなどの透明材料で形成するときは、ベースアノード線951に積層して、あるいは多層に、光吸収膜あるいは光反射膜をICチップ14下(基本的にはアレイ基板71の表面)に形成する。また、図102の遮光膜(ベースアノード線951)は、完全な遮光膜であることを必要としない。部分に開口部があってもよい。また、回折効果、散乱効果を発揮するものでもよい。また、ベースアノード線951に積層させて、光学的干渉多層膜からなる遮光膜を形成または配置してもよい。

もちろん、アレイ基板 7 1 と I C チップ 1 4 との空間に、金属箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シート)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、金属箔に限定されず、有機材料あるいは無機材料からなる箔あるいは板あるいはシートからなる反射板(シート)、光吸収板(シート)を配置あるいは挿入あるいは形成してもよいことは言うまでもない。また、アレイ基板 7 1 と I C チップ 1 4 との空間に、ゲルあるいは液体からなる光吸収材料、光反射材料を注入あるいは配置してもよい。さらに前記ゲルあるいは液体からなる光吸収材料、光反射材料を加熱により、あるいは光照射により硬化させることが好ましい。なお、ここでは説明を容易にするために、ベースアノード線 9 5 1 を遮光膜(反射膜)にするとして説明をする。

図102のように、ベースアノード線951はアレイ基板71の表面 に形成される(なお、表面に限定するものではない。遮光膜/反射膜と するという思想を満足させるためには、ICチップ14の裏面に光が入射しなければよいのである。したがって、アレイ基板71の内面あるいは内層にベースアノード線951などを形成してもよいことは言うまでもない。また、アレイ基板71の裏面にベースアノード線951(反射膜、光吸収膜として機能する構成または構造)を形成することにより、IC14に光が入射することを防止または抑制できるのであれば、アレイ基板71の裏面でもよい)。

また、図102などでは、遮光膜などはアレイ基板71に形成するとしたがこれに限定するものではなく、ICチップ14の裏面に直接に遮光膜などを形成してもよい。この場合は、ICチップ14の裏面に絶縁膜102(図示せず)を形成し、この絶縁膜上に遮光膜もしくは反射膜などを形成する。また、ソースドライバ回路14がアレイ基板71に直接に形成する構成(低温ポリシリコン技術、高温ポリシリコン技術、固相成長技術、アモルファスシリコン技術によるドライバ構成)の場合は、遮光膜、光吸収膜あるいは反射膜をアレイ基板71に形成し、その上にドライバ回路14を形成(配置)すればよい。

ICチップ14には電流源634など、微少電流を流すトランジスタ素子が多く形成されている(図102の回路形成部1021)。 微少電流を流すトランジスタ素子(単位トランジスタ634など)に光が入射すると、ホトコンダクタ現象が発生し、出力電流(プログラム電流Iw)、親電流量、子電流量などが異常な値(バラツキが発生するなど)となる。特に、有機ELなどの自発光素子は、アレイ基板71内でEL素子15から発生した光が乱反射するため、表示画面50以外の箇所から強い光が放射される。この放射された光が、ICチップ14の回路形成部1021に入射するとホトコンダクタ現象を発生する。したがって、ホトコンダクタ現象の対策は、EL表示デバイスに特有課題の対策である。

この課題に対して、本発明では、ベースアノード線951をアレイ基板71上に構成し、遮光膜とする。ベースアノード線951の形成領域は図102に図示するように、回路形成部1021を被覆するようにする。以上のように、遮光膜(ベースアノード線951)を形成することにより、ホトコンダクタ現象を完全に防止できる。特にベースアノード配線951などのEL電源線は、画面書き換えに伴い、電流がながれて電位が多少変化する。しかし、電位の変化量は、1Hタイミングで少しずつ変化するため、グランド電位(電位変化しないという意味)として見なせる。したがって、ベースアノード線951あるいはベースカソード線は、遮光の機能だけでなく、シールドの効果も発揮する。

有機ELなどの自発光素子は、アレイ基板71内でEL素子15から発生した光が乱反射するため、表示画面50以外の箇所から強い光が放射される。この乱反射光を防止あるいは抑制するため、図101に図示するように、画像表示に有効な光が通過しない箇所(無効領域)に光吸収膜1011を形成する(逆に有効領域とは、表示画面50をその近傍)。光吸収膜を形成する箇所は、封止フタ85の外面(光吸収膜1011a)、封止フタ85の内面(光吸収膜1011c)、基板70の側面(光吸収膜1011d)、基板の画像表示領域以外(光吸収膜1011b)などである。なお、光吸収膜に限定するものではなく、光吸収シートを取り付けてもよく、また、光吸収壁でもよい。また、光吸収の概念には、光を散乱させることにより、光を発散させる方式あるいは構造も含まれる、また、広義には反射により光を封じこめる方式あるいは構成も含まれる。

光吸収膜を構成する物質としては、アクリル樹脂などの有機材料にカーボンを含有させたもの、黒色の色素あるいは顔料を有機樹脂中に分散させたもの、カラーフィルターの様にゼラチンやカゼインを黒色の酸性染料で染色したものが例示される。その他、単一で黒色となるフルオラ

WO 03/091977 PCT/JP03/02535

ン系色素を発色させて用いたものでもよく、緑色系色素と赤色系色素と を混合した配色プラックを用いることもできる。また、スパッタにより 形成された $PrMnO_3$ 膜、プラズマ重合により形成されたフタロシア ニン膜等が例示される。

以上の材料はすべて黒色の材料であるが、光吸収膜としては、表示素子が発生する光色に対し、補色の関係の材料を用いても良い。例えば、カラーフィルター用の光吸収材料を望ましい光吸収特性が得られるように改良して用いれば良い。基本的には前記した黒色吸収材料と同様に、色素を用いて天然樹脂を染色したものを用いても良い。また、色素を合成樹脂中に分散した材料を用いることができる。色素の選択の範囲は黒色色素よりもむしろ幅広く、アゾ染料、アントラキノン染料、フタロシアニン染料、トリフェニルメタン染料などから適切な1種、もしくはそれらのうち2種類以上の組み合わせでも良い。

また、光吸収膜としては金属材料を用いてもよい。たとえば、六価クロムが例示される。六価クロムは黒色であり、光吸収膜として機能する。その他、オパールガラス、酸化チタンなどの光散乱材料であってもよい。 光を散乱させることにより、結果的に光を吸収することに等価となる場合も多い。

なお、封止フタ85は、 4μ m以上 15μ m以下の樹脂ビーズ101 2 を含有させた封止樹脂1031 を用いて、アレイ基板71 と封止フタ85 とを接着する。封止フタ85 は加圧せずに配置し、固定する。

図99の実施例は、共通アノード線962をICチップ14の近傍に 形成(配置)するように図示したが、これに限定するものではない。た とえば、図103に図示するように、表示画面50の近傍に形成しても よい。また、形成することが好ましい。なぜならば、ソース信号線18 とアノード配線952とが短距離で、かつ平行して配置(形成)する部 分が減少するからである。ソース信号線18とアノード配線952とが 短距離で、かつ平行に配置されると、ソース信号線18とアノード配線 952間に寄生容量が発生するからである。図103のように、表示画 面50の近傍に共通アノード線962を配置するとその問題点はなくな る。表示画面50から共通アノード線962の距離K(図103を参照) は、1mm以下にすることが好ましい。

共通アノード線962は、極力低抵抗化するため、ソース信号線18を形成する金属材料で形成することが好ましい。本発明では、Cu薄膜、A1薄膜あるいはTi/A1/Tiの積層構造、あるいは合金もしくはアマンガムからなる金属材料(SDメタル)で形成している。したがって、ソース信号線18と共通アノード線962が交差する箇所はショートすることを防止するため、ゲート信号線17を構成する金属材料(GEメタル)に置き換える。ゲート信号線は、Mo/Wの積層構造からなる金属材料で形成している。

一般的に、ゲート信号線17のシート抵抗は、ソース信号線18のシート抵抗より高い。これは、液晶表示装置で一般的である。しかし、有機EL表示パネルにおいて、かつ電流駆動方式では、ソース信号線18を流れる電流は1~5 μ Aと微少である。したがって、ソース信号線18の配線抵抗が高くとも電圧降下はほとんど発生せず、良好な画像表示を実現できる。液晶表示装置においては、電圧でソース信号線18に画像データを書き込む。したがって、ソース信号線18の抵抗値が高いと画像を1水平走査期間に書き込むことができない。

しかし、本発明の電流駆動方式では、ソース信号線18の抵抗値が高く(つまり、シート抵抗値が高い)とも、課題とはならない。したがって、ソース信号線18のシート抵抗は、ゲート信号線17のシート抵抗より高くともよい。したがって、本発明のEL表示パネルにおいて図1

WO 03/091977 PCT/JP03/02535

04に図示するように、ソース信号線18をGEメタルで作製(形成) し、ゲート信号線17をSDメタルで作製(形成)してもよい(液晶表 示パネルと逆)。広義には、電流駆動方式のEL表示パネルにおいて、 ソース信号線18の配線抵抗は、ゲート信号線17の配線抵抗よりも高 くした構成であることに特徴を有する。

図107は、図99、図103の構成に加えて、ゲートドライバ回路 12を駆動する電源配線1051を配置した構成である。電源配線10 51はパネルの表示画面50の右端→下辺→表示画面50の左端に引き 回している。つまり、ゲートドライバ回路12aと12bの電源とは同 ーになっている。

しかし、ゲート信号線17aを選択するゲートドライバ回路12a(ゲート信号線17aは選択トランジスタ11b、選択トランジスタ11cを制御する)と、ゲート信号線17bを選択するゲートドライバ回路12b(ゲート信号線17bはトランジスタ11dを制御し、EL素子15に流れる電流を制御する)とは、電源電圧を異ならせることが好ましい。特に、ゲート信号線17aの振幅(オン電圧ーオフ電圧)は小さいことが好ましい。ゲート信号線17aの振幅が小さくなるほど、画素16のコンデンサ19への突き抜け電圧が減少するからである(図1などを参照)。一方、ゲート信号線17bはEL素子15を制御する必要があるため、振幅は小さくできない。

したがって、図108に図示するように、ゲートドライバ回路12aの印加電圧はVha(ゲート信号線17aのオフ電圧)と、V1a(ゲート信号線17aのオン電圧)とし、ゲートドライバ回路12aの印加電圧はVhb(ゲート信号線17bのオフ電圧)と、V1a(ゲート信号線17bのオン電圧)とする。V1a<V1bなる関係とする。なお、VhaとVhbとは、略一致させてもよい。

ゲートドライバ回路12は、通常、NチャンネルトランジスタとPチャンネルトランジスタで構成するが、Pチャンネルトランジスタのみで形成することが好ましい。アレイ作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。したがって、図1、図2などに例示したように、画素16を構成するトランジスタをPチャンネルトランジスタとするとともに、ゲートドライバ回路12もPチャンネルトランジスタで形成あるいは構成する。Nチャンネルトランジスタとアチャンネルトランジスタでゲートドライバ回路を構成すると必要なマスク数は10枚となるが、Pチャンネルトランジスタのみで形成すると必要なマスク数は5枚になる。

しかし、Pチャンネルトランジスタのみでゲートドライバ回路12などを構成すると、レベルシフタ回路をアレイ基板71に形成できない。 レベルシフタ回路はNチャンネルトランジスタとPチャンネルトランジスタで構成するからである。

この課題に対して、本発明では、レベルシフタ回路機能を、電源IC 1091に内蔵させている。図109はその実施例である。電源IC1 091はゲートドライバ回路12の駆動電圧、EL素子15のアノード、 カソード電圧、ソースドライバ回路14の駆動電圧を発生させる。

電源IC1091はゲートドライバ回路12のEL素子15のアノード、カソード電圧を発生させるため、高い耐圧の半導体プロセスを使用する必要がある。この耐圧があれば、ゲートドライバ回路12の駆動する信号電圧までレベルシフトすることができる。

また、図205に図示するように、ソースドライバIC14内にレベルシフタ回路2041を形成してもよい。レベルシフタ回路2041はソースドライバIC14の左右端に形成する。図205のように、ソースドライバIC14を複数個用いる場合は、各ソースドライバIC14

の一方のレベルシフタ回路2041を用いる。

図205ではソースドライバIC14aのレベルシフタ回路2041 aを使用している。ゲート制御データはレベルシフタ回路2041aで 昇圧され、ゲートドライバ制御信号2043aとなり、ゲートドライバ 回路12aを制御する。また、ソースドライバIC14bのレベルシフ タ回路2041bを使用している。ゲート制御データはレベルシフタ回 路2041bで昇圧され、ゲートドライバ制御信号2043bとなり、 ゲートドライバ回路12bを制御する。

レベルシフトおよびゲートドライバ回路12の駆動は図109の構成で実施する。入力データ(画像データ、コマンド、制御データ)992はソースドライバIC14に入力される。入力データにはゲートドライバ回路12の制御データも含まれる。ソースドライバIC14は耐圧(動作電圧)が5(V)である。一方、ゲートドライバ回路12は動作電圧が15(V)である。ソースドライバ回路12は動作電圧が15(V)である。ソースドライバ回路14から出力されるゲートドライバ回路12に出力される信号は、5(V)から15(V)にレベルシフトする必要がある。このレベルシフトを電源回路(IC)1091で行う。図109ではゲートドライバ回路12を制御するデータ信号も電源IC制御信号1092としている。

電源回路1091は入力されたゲートドライバ回路12を制御するデータ信号1092を内蔵するレベルシフタ回路でレベルシフトし、ゲートドライバ回路制御信号1093として出力し、ゲートドライバ回路12を制御する。

以下、アレイ基板 7 1 に内蔵するゲートドライバ回路 1 2 を P チャンネルのトランジスタのみで構成した本発明のゲートドライバ回路 1 2 について説明をする。先にも説明したように、画素 1 6 とゲートドライバ回路 1 2 とを P チャンネルトランジスタのみで形成する(つまり、アレ

イ基板71に形成するトランジスタはすべてPチャンネルトランジスタである。反対に言えば、Nチャンネルのトランジスタを用いない状態)ことにより、アレイを作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。また、Pチャンネルトランジスタの性能のみの向上に取り組みができるため、結果として特性改善が容易である。たとえば、Vt電圧の低減化(より0(V)に近くするなど)、Vtバラツキの減少を、CMOS構造(PチャンネルとNチャンネルトランジスタを用いる構成)よりも容易に実施できる。

一例として、図106に図示するように、本発明は、表示画面50の 左右に1相(シフトレジスタ)ずつ、ゲートドライバ回路12を配置ま たは形成あるいは構成している。ゲートドライバ回路12など(画素1 6のトランジスタも含む)は、プロセス温度が450度(摂氏)以下の 低温ポリシリコン技術で形成または構成するとして説明するが、これに 限定するものではない。プロセス温度が450度(摂氏)以上の高温ポ リシリコン技術を用いて構成してもよく、また、固相(CGS)成長さ せた半導体膜を用いてトランジスタなどを形成したものを用いてもよい。 その他、有機トランジスタで形成してもよい。また、アモルファスシリ コン技術で形成あるいは構成したトランジスタであってもよい。

1つは選択側のゲートドライバ回路12aである。ゲート信号線17 aにオンオフ電圧を印加し、画素トランジスタ11を制御する。他方のゲートドライバ回路12bは、EL素子15に流す電流を制御オンオフさせる。

本発明の実施例では、主として図1の画素構成を例示して説明をするがこれに限定するものではない。図50、図51、図54などの他の画素構成においても適用できることは言うまでもない。また、本発明のゲートドライバ回路12の構成あるいはその駆動方式は、本発明の表示パ

ネル、表示装置あるいは情報表示装置との組み合わせにおいて、より特 徴ある効果を発揮する。しかし、他の構成においても特徴ある効果を発 揮できることは言うまでもない。

なお、以下に説明するゲートドライバ回路12の構成あるいは配置形態は、有機EL表示パネルなどの自己発光デバイスに限定されるものではない。液晶表示パネルあるいは電磁遊動表示パネルなどにも採用することができる。たとえば、液晶表示パネルでは、画素の選択スイッチング素子の制御として本発明のゲートドライバ回路12の構成あるいは方式を採用してもよい。また、ゲートドライバ回路12を2相用いる場合は、1相を画素のスイッチング素子の選択用として用い、他方を画素において、保持容量の1方の端子に接続してもよい。この方式は、独立CC駆動と呼ばれるものである。また、図111、図113などで説明する構成は、ゲートドライバ回路12だけでなく、ソースドライバ回路14のシフトレジスタ回路などにも採用することができることは言うまでもない。

本発明のゲートドライバ回路12は、先に説明した図6、図13、図16、図20、図22、図24、図26、図27、図28、図29、図34、図37、図40、図41、図48、図82、図91、図92、図93、図103、図104、図105、図106、図107、図108、図109、図176、図181、図187、図188、図208などのゲートドライバ回路12として実施あるいは採用することが好ましい。

図111は、本発明のゲートドライバ回路12のブロック図である。 説明を容易にするため、4段分しか図示していないが、基本的には、ゲート信号線17数に対応する単位ゲート出力回路1111が形成または 配置される。

図111に図示するように、本発明のゲートドライバ回路12(12

a、12b)では、4つのクロック端子(SCKO、SCK1、SCK2、SCK3)と、1つのスタート端子(データ信号(SSTA))、シフト方向を上下反転制御する2つの反転端子(DIRA、DIRB、これらは、逆相の信号を印加する)の信号端子から構成される。また、電源端子としてL電源端子(VBB)と、H電源端子(Vd)などから構成される。

本発明のゲートドライバ回路12は、すべてPチャンネルのトランジスタ (トランジスタ) で構成しているため、レベルシフタ回路(低電圧のロジック信号を高電圧のロジック信号に変換する回路) をゲートドライバ回路に内蔵することができない。そのため、図109などに図示した電源回路(IC)1091内にレベルシフタ回路を配置または形成している。

電源回路(IC)1091は、ゲートドライバ回路12からゲート信号線17に出力するオン電圧(画素16トランジスタの選択電圧)、オフ電圧(画素16トランジスタの非選択電圧)に必要な電位の電圧を作成する。そのため、電源IC(回路)1091の使用する半導体の耐圧プロセスは、十分な耐圧がある。したがって、電源IC1091でロジック信号をレベルシフト(LS)すると都合がよい。したがって、コントローラ(図示せず)から出力されるゲートドライバ回路12の制御信号は、電源IC1091に入力し、レベルシフトしてから、本発明のゲートドライバ回路12に入力する。コントローラ(図示せず)から出力されるソーストドライバ回路14の制御信号は、直接に本発明のソースドライバ回路14などに入力する(レベルシフトの必要がない)。

しかし、本発明はアレイ基板 7 1 に形成するトランジスタをすべて P チャンネルで形成することに限定するものではない。ゲートドライバ回 路 1 2 を後に説明する図 1 1 1 、図 1 1 3 のように P チャンネルで形成 することにより、狭額縁化することができる。 2. 2インチのQCIF パネルの場合、ゲートドライバ回路 1 2 の幅は、 6μ mルールの採用時で、 600μ mで構成できる。供給するゲートドライバ回路 1 2 の電源配線の引き回しを含めても 700μ mに構成することができる。同様の回路構成をCMOS(NチャンネルとPチャンネルトランジスタ)で構成すると、 1. 2 mmになってしまう。 したがって、ゲートドライバ回路 1 2 を P チャンネルで形成することにより、狭額縁化という特徴ある効果を発揮できる。

また、画素16をPチャンネルのトランジスタで構成することにより、Pチャンネルトランジスタで形成したゲートドライバ回路12とのマッチングが良くなる。Pチャンネルトランジスタ(図1の画素構成では、選択トランジスタ11b、11c、トランジスタ11d)はL電圧でオンする。一方、ゲートドライバ回路12もL電圧が選択電圧である。Pチャンネルのゲートドライバは図113の構成でもわかるが、Lレベルを選択レベルとするとマッチングが良い。Lレベルが長期間保持できないからである。一方、H電圧は長時間保持することができる。

また、EL素子15に電流を供給する駆動用トランジスタ(図1ではトランジスタ11a)もPチャンネルで構成することにより、EL素子15のカソードが金属薄膜のべた電極に構成することができる。また、アノード電位Vddから順方向にEL素子15に電流を流すことができる。以上の事項から、画素16のトランジスタをPチャンネルとし、ゲートドライバ回路12のトランジスタもPチャンネルとすることがよい。以上のことから、本発明の画素16を構成するトランジスタ(駆動用トランジスタ、イッチング用トランジスタ)をPチャンネルで形成し、ゲートドライバ回路12のトランジスタをPチャンネルで構成するという事項は単なる設計事項ではない。

この意味で、レベルシフタ(LS)回路を、アレイ基板 7 1 に直接に 形成してもよい。つまり、レベルシフタ(LS)回路をNチャンネルと Pチャンネルトランジスタで形成する。コントローラ(図示せず)から のロジック信号は、アレイ基板 7 1 に直接形成されたレベルシフタ回路 で、Pチャンネルトランジスタで形成されたゲートドライバ回路 1 2 の ロジックレベルに適合するように昇圧する。この昇圧したロジック電圧 を前記ゲートドライバ回路 1 2 に印加する。

なお、レベルシフタ回路を半導体チップで形成し、アレイ基板 7 1 に COG実装などしてもよい。また、ソースドライバ回路 1 4 は、図 1 0 9 などにも図示しているが、基本的に半導体チップで形成し、アレイ基板 7 1 に COG実装する。ただし、ソースドライバ回路 1 4 を半導体チップで形成することに限定するものではなく、ポリシリコン技術を用いてアレイ基板 7 1 に直接に形成してもよい。画素 1 6 を構成するトランジスタ 1 1 を P チャンネルで構成すると、プログラム電流は画素 1 6 からソース信号線 1 8 に流れ出す方向になる。そのため、ソースドライバ回路の単位電流回路 6 3 4 (図 7 3、図 7 4 などを参照のこと)は、N チャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路 1 4 はプログラム電流 I w を 引き込むように回路構成する必要がある。

したがって、画素16の駆動用トランジスタ11a(図1の場合)が Pチャンネルトランジスタの場合は、必ず、ソースドライバ回路14は プログラム電流 I wを引き込むように、単位トランジスタ634をNチャンネルトランジスタで構成する。ソースドライバ回路14をアレイ基板71に形成するには、Nチャンネル用マスク(プロセス)とPチャンネル用マスク(プロセス)の両方を用いる必要がある。概念的に述べれば、画素16とゲートドライバ回路12をPチャンネルトランジスタで

構成し、ソースドライバの引き込み電流源のトランジスタはNチャンネルで構成するのが本発明の表示パネル(表示装置)である。

なお、説明を容易にするため、本発明の実施例では、図1の画素構成を例示して説明をする。しかし、画素16の選択トランジスタ(図1ではトランジスタ11c)をPチャンネルで構成し、ゲートドライバ回路12をPチャンネルトランジスタで構成するというなどの本発明の技術的思想は、図1の画素構成に限定されるものではない。たとえば、電流駆動方式の画素構成では図42に図示するカレントミラーの画素構成にも適用することができることは言うまでもない。また、電圧駆動方式の画素構成では、図62に図示するような2つのトランジスタ(選択トランジスタはトランジスタ11b、駆動用トランジスタはトランジスタ11a)にも適用することができる。もちろん、図111、図113のゲートドライバ回路12の構成も適用でき、また、組み合わせて装置などを構成できる。したがって、以上の説明した事項、以下に説明する事項は、画素構成などに限定されるものではない。

また、画素16の選択トランジスタをPチャンネルで構成し、ゲートドライバ回路をPチャンネルトランジスタで構成するという構成は、有機ELなどの自己発光デバイス(表示パネルあるいは表示装置)に限定されるものではない。たとえば、液晶表示デバイスにも適用することができる。

反転端子(DIRA、DIRB)は各単位ゲート出力回路1111に対し、共通の信号が印加される。なお、図113の等価回路図をみれば、理解できるが、反転端子(DIRA、DIRB)は互いに逆極性の電圧値を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子(DIRA、DIRB)に印加している電圧の極性を反転させる。

なお、図111の回路構成は、クロック信号線数は4つである。4つが本発明では最適な数であるが、本発明はこれに限定するものではない。 4つ以下でも4つ以上でもよい。

クロック信号(SCKO、SCK1、SCK2、SCK3)の入力は、 隣接した単位ゲート出力回路1111で異ならせている。たとえば、単位ゲート出力回路1111aには、クロック端子のSCK0がOCに、 SCK2がRSTに入力されている。この状態は、単位ゲート出力回路 1111cも同様である。単位ゲート出力回路1111aに隣接した単位ゲート出力回路1111b(次段の単位ゲート出力回路)は、クロック端子のSCK1がOCに、SCK3がRSTに入力されている。したがって、単位ゲート出力回路111に入力されるクロック端子は、SCK0がOCに、SCK2がRSTに入力され、次段は、クロック端子のSCK1がOCに、SCK3がRSTに入力され、次段は、クロック端子のSCK1がOCに、SCK3がRSTに入力され、さらに次段の単位ゲート出力回路1111に入力されるクロック端子は、SCK0がOCに、SCK2がRSTに入力され、さらに次段の単位ゲート出力回路1111に入力されるクロック端子は、SCK0がOCに、SCK2がRSTに入力され、というように交互に異ならせている。

図113が単位ゲート出力回路1111の回路構成である。構成するトランジスタはPチャンネルのみで構成している。図114が図113の回路構成を説明するためのタイミングチャートである。なお、図112は図113の複数段分におけるタイミングチャートを図示したものである。したがって、図113を理解することにより、全体の動作を理解することができる。動作の理解は、文章で説明するよりも、図113の等価回路図を参照しながら、図114のタイミングチャートを理解することにより達成されるため、詳細な各トランジスタの動作の説明は省略する。

Pチャンネルのみでドライバ回路構成を作成すると、基本的にゲート 信号線17をHレベル (図113ではVd電圧) に維持することは可能 である。しかし、Lレベル(図113ではVBB電圧)に長時間維持することは困難である。しかし、画素行の選択時などの短期間維持は十分にできる。IN端子に入力された信号と、RST端子に入力されたSCKクロックにより、n1が変化し、n2はn1の反転信号状態となる。n2の電位とn4の電位とは同一極性であるが、OC端子に入力されたSCKクロックによりn4の電位レベルはさらに低くなる。この低くなるレベルに対応して、Q端子がその期間、Lレベルに維持される(オン電圧がゲート信号線17から出力される)。SQあるいはQ端子に出力される信号は、次段の単位ゲート出力回路1111に転送される。

図111、図113の回路構成において、IN(INA、INB)端子、クロック端子の印加信号のタイミングを制御することにより、図115の(a)に図示するように、1ゲート信号線17を選択する状態と、図115の(b)に図示するように2ゲート信号線17を選択する状態とを同一の回路構成を用いて実現できる。

選択側のゲートドライバ回路12aにおいて、図115の(a)の状態は、1画素行(51a)を同時に選択する駆動方式である(ノーマル駆動)。また、選択画素行は1行ずつシフトする。図115の(b)は、2画素行を選択する構成である。この駆動方式は、図27、図28で説明した複数画素行(51a、51b)の同時選択駆動(ダミー画素行を構成する方式)である。選択画素行は、1画素行ずつシフトし、かつ隣接した2画素行が同時に選択される。特に、図115の(b)の駆動方法は、最終的な映像を保持する画素行(51a)に対し、画素行51bは予備充電される。そのため、画素16が書き込み易くなる。つまり、本発明は、端子に印加する信号により、2つの駆動方式を切り替えて実現できる。

なお、図115の(b)は隣接した画素16行を選択する方式である

が、図116に図示するように、隣接した以外の画素16行を選択してもよい(図116は、3画素行離れた位置の画素行を選択している実施例である)。また、図113の構成では、4画素行の組で制御される。4画素行にうち、1画素行を選択するか、連続した2画素行を選択するかの制御を実施できる。これは、使用するクロック(SCK)が4本によることの制約である。クロック(SCK)8本になれば、8画素行の組で制御を実施できる。

選択側のゲートドライバ回路12aの動作は、図115の動作である。図115の(a)に図示するように、1画素行を選択し、選択位置を1水平同期信号に同期して1画素行ずつシフトする。また、図115の(b)に図示するように、2画素行を選択し、選択位置を1水平同期信号に同期して1画素行ずつシフトする。

図182に図示するようにアノード接続端子1821から接続アノード線961が配線され、ソースドライバIC14の両側に形成された接続アノード線961は、IC14下に形成されたスイッチ2021で電気的に接続されている。

ソースドライブ I C 1 4 の出力側には共通アノード線 9 6 2 が形成または配置されている。共通アノード線 9 6 2 からアノード配線 9 5 2 が分岐されている。アノード配線 9 5 2 はQ C I F パネルの場合は、1 7 6 × R G B = 5 2 8 本である。アノード配線 9 5 2 を介して、図 1 などで図示する V d d 電圧(アノード電圧)が供給される。1 本のアノード配線 9 5 2 には、E L 素子 1 5 が低分子材料の場合は、最大で 2 0 0 μ A 程度の電流が流れる。したがって、共通アノード配線 8 3 3 には、2 0 0 μ A × 5 2 8 で約 1 0 0 m A の電流が流れる。

共通接続アノード線961の電圧降下、アノード配線952の電圧降下を抑制するため、図183に図示するように、表示画面50の上側に

298

共通接続アノード線961aを形成し、表示画面50の下側に共通接続アノード線961bを形成して、アノード配線952の上下でショート状態にするとよい。

また、図184に図示するように、画面50の上下にソースドライバ 回路14を配置することも好ましい。また、図185に図示するように、 表示画面50を表示画面50aと表示画面50bに分割し、表示画面5 0aをソースドライバ回路14aで駆動し、表示画面50bをソースド ライバ回路14bで駆動するようにしてもよい。

図201は本発明の電源回路の構成図である。2012は制御回路である。抵抗2015aと2015bの中点電位を制御し、トランジスタ2016のゲート信号を出力する。トランス2011の1次側には電源 Vpcが印加され、1次側の電流がトランジスタ2016のオンオフ制 御により2次側に伝達される。2013は整流ダイオードであり、2014は平滑化コンデンサである。

アノード電圧 V d d は抵抗 2 0 1 5 b に出力電圧が調整される。 V s s はカソード電圧である。カソード電圧 V s s は図 2 0 2 に図示するように 2 つの電圧を選択して出力できるように構成されている。選択はスイッチ 2 0 2 1 で行う。図 2 0 2 では、スイッチ 2 0 2 1 により - 9(V)が選択されている。

スイッチ2021の選択は温度センサ2022からの出力結果による。パネル温度が低いときは、Vss電圧として、-9 (V)を選択する。一定以上のパネル温度の時は、-6 (V)を選択する。これは、EL素子15に温特があり、低温側でEL素子15の端子電圧が高くなるためである。なお、図202では、2つの電圧から1つの電圧を選択し、Vss (カソード電圧)とするとしたが、これに限定するものではなく、3つ以上の電圧からVss電圧を選択できるように構成してもよい。以

上の事項は、Vddについても同様に適用される。

図202のように、複数の電圧をパネル温度により選択できるように構成することで、パネルの消費電力を低減することができる。一定温度以下の時に、Vss電圧を低下させればよいからである。通常は、電圧が低いVss=-6(V)を使用することができる。なお、スイッチ2021は図202に図示するように構成してもよい。なお、複数のカソード電圧Vssを発生させるのは、図202のトランス2011から中間タップをとりだすことにより容易に実現できる。アノード電圧Vddの場合も同様である。

図205は電位設定の説明図である。ソースドライバIC14はGN Dを基準にする。ソースドライバIC14の電源はVccである。Vccはアノード電圧(Vdd)と一致させてもよい。本発明では消費電力の観点から、Vcc<Vddにしている。

ゲートドライバ回路 12のオフ電圧 Vg h は、Vd d電圧以上にする。 好ましくは、Vd d+0. 5 (V) < Vg h < Vd d+2. 5 (V) の 関係を満足させる。オン電圧 Vg l は Vs s と一致させてもよいが、好ましくは、Vs s (V) < Vg l < -0. 5 (V) の関係を満足させる。

E L表示パネルからの発熱対策は重要である。発熱対策のため、図206に図示するように、パネルの裏面(表示画面50からの光が出ない面)に金属材料からなるシャーシ2062を取り付ける。シャーシ2062には放熱を良好にするため、凹凸2063を形成する。また、シャーシ2061とパネル(図206では封止フタ85)間に接着層を配置する。接着層は熱伝導性のよい材料を用いる。たとえば、シリコン樹脂やシリコン材料からなるペーストが例示される。これらは、レギュレータICと放熱板間の接着剤(密着剤)としてよく用いられている。なお、接着層は接着する機能に限定されず、シャーシ2061とパネルとを密

300

着させる機能のみでもよい。

シャーシ2062の裏面には、図207の(a)に図示するように、 穴2071があけられている。穴2071は、シャーシ2062とパネルとを張り合わせた時に余分な樹脂を逃がすために用いる。また、図207の(a)のように、穴の開口形状をパネルの中央部と周辺部で変化させることにより、シャーシ2062の熱抵抗と調整し、パネルの温度が均一になるようにしている。図207の(a)では、パネル周辺部に形成されて穴2071cの方が、パネル中央部に形成された穴2071aよりも大きくすることにより、パネル周辺部で熱抵抗を大きくしている。そのため、パネル周辺部では熱が逃げにくい。したがって、パネル全面にわたり、均一な温度分布にすることができる。なお、図207の(b)に図示するように、穴2071は円形などでもよい。

図208は、本発明の表示パネルの構成を図示したものである。アレイ基板71の一辺にはフレキ基板84が取り付けられている。フレキ基板には電源回路82、フレキ基板84が配置されている。図209は図208のAA,での断面図である。ただし、図209はフレキ基板84を折り曲げ、シャーシ2062を取り付けた図面である。図209でもわかるように、電源回路82のトランス2011が封止フタ85のスペースに格納されるように配置されている。このように配置することにより、EL表示パネル(EL表示パネルモジュール)を薄型にすることができる。

つぎに、本発明の駆動方式を実施する本発明の表示機器についての実施例について説明をする。図57は情報端末装置の一例としての携帯電話の平面図である。筐体573にアンテナ571、テンキー572などが取り付けられている。572などが表示色切換キーあるいは電源オンオフ、フレームレート切り替えキーである。

テンキー572を1度押さえると表示色は8色モードに、つづいて同 ーテンキー572を押さえると表示色は4096色モード、さらにテン キー572を押さえると表示色は26万色モードとなるようにシーケン スを組んでもよい。キーは押さえるごとに表示色モードが変化するトグ ルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。 この場合、テンキー572は3つ(以上)となる。

テンキー572はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切換るものでもよい。たとえば、4096色を受話器に音声入力すること、たとえば、「高品位表示」、「4096色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面50に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。。

また、表示色の切り替えは電気的に切換るスイッチでもよく、表示パネルの表示部 2 1 に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。

572は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に(連続的に)フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサC、抵抗Rのうち、抵抗Rを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサ

を形成しておき、1つ以上のコンデンサを選択し、これらを回路的に並 列に接続することにより実現してもよい。

さらに、本発明のEL表示パネルあるいはEL表示装置もしくは駆動 方法を採用した実施の形態について、図面を参照しながら説明する。

図58は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図58において、接眼カバーを省略している。以上のことは他の図面においても該当する。

接眼リング581には拡大レンズ582が取り付けられている。観察者は接眼リング581を筐体573内での挿入位置を可変して、表示パネル574の表示画像50にピントがあうように調整する。

また、必要に応じて表示パネル574の光出射側に正レンズ583を 配置すれば、拡大レンズ582に入射する主光線を収束させることがで きる。そのため、拡大レンズ582のレンズ径を小さくすることができ、 ビューファインダを小型化することができる。

図59はビデオカメラの斜視図である。ビデオカメラは撮影(撮像) レンズ部592とビデオカメラ筐体573とを具備し、撮影レンズ部5 92と筐体(ビューファインダ部)573とは背中合わせとなっている。 また、筐体(図58も参照)573には接眼カバーが取り付けられてい る。観察者(ユーザー)はこの接眼カバー部から表示パネル574の画 像50を観察する。

一方、本発明のEL表示パネルは表示モニターとしても使用されている。表示画面50は支点591で角度を自由に調整できる。表示画面50を使用しない時は、格納部593に格納される。

スイッチ594は以下の機能を実施する切り替えあるいは制御スイッチである。スイッチ594は表示モード切り替えスイッチである。スイッチ594は、携帯電話などにも取り付けることが好ましい。この表示モード切り替えスイッチ594について説明をする。

本発明の駆動方法の1つにN倍の電流をEL素子15に流し、1Fの 1/Mの期間だけ点灯させる方法がある。この点灯させる期間を変化させることにより、明るさをデジタル的に変更することができる。たとえば、N=4として、EL素子15には4倍の電流を流す。点灯期間を1/Mとし、M=1、2、3、4と切り替えれば、1倍から4倍までの明るさ切り替えが可能となる。なお、M=1、1.5、2、3、4、5、6などと変更できるように構成してもよい。

以上の切り替え動作は、携帯電話の電源をオンしたときに、表示画面 50を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望 する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとEL素子15は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンを押すことにより表示輝度を高くできるように構成しておく。

したがって、ユーザーがスイッチ594で切り替えできるようにして

おくか、設定モードで自動的に変更できるか、外光の明るさを検出して 自動的に切り替えできるように構成しておくことが好ましい。また、表 示輝度を50%、60%、80%とユーザーなどが設定できるように構 成しておくことが好ましい。

なお、表示画面50はガウス分布表示にすることが好ましい。ガウス 分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式で ある。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じ られる。主観評価によれば、周辺部が中央部に比較して70%の輝度を 保っておれば、視覚的に遜色ない。さらに低減させて、50%輝度とし てもほぼ、問題がない。本発明の自己発光型表示パネルでは、以前に説 明したN倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/ Mの期間だけ点灯させる方法)を用いて画面の上から下方向に、ガウス 分布を発生させている。

具体的には、画面の上部と下部ではMの値と大きくし、中央部でMの値を小さくする。これは、ゲートドライバ回路12のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度(画角0.9)を50%にした時、100%輝度の場合に比較して約20%の低消費電力化が可能である。周辺輝度(画角0.9)を70%にした時、100%輝度の場合に比較して約15%の低消費電力化が可能である。

なお、ガウス分布表示はオンオフできるように切り替えスイッチなどを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成し

ておくことが好ましい。また、周辺輝度を50%、60%、80%とユーザーなどが設定できるように構成しておくことがこのましい。

液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス 分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。

また、フレームレートが所定の時、室内の蛍光灯などの点灯状態と干渉してフリッカが発生する場合がある。つまり、蛍光灯が60Hzの交流で点灯しているとき、EL素子15がフレームレート60Hzで動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられる場合がある。これをさけるにはフレームレートを変更すればよい。本発明はフレームレートの変更機能を付加している。また、N倍パルス駆動(N倍の電流をEL素子15に流し、1Fの1/Mの期間だけ点灯させる方法)において、NまたはMの値を変更できるように構成している。

以上の機能をスイッチ594で実現できるようにする。スイッチ59 4は表示画面50のメニューにしたがって、複数回おさえることにより、 以上に説明した機能を切り替え実現する。

なお、以上の事項は、携帯電話だけに限定されるものではなく、テレビ、モニターなどに用いることができることはいうまでもない。また、どのような表示状態にあるかをユーザーがすぐに認識できるように、表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下の事項に対しても同様である。

本実施の形態のEL表示装置などはビデオカメラだけでなく、図60 に示すような電子カメラにも適用することができる。表示装置はカメラ 本体601に付属された表示画面50として用いる。カメラ本体601 にはシャッタ603の他、スイッチ594が取り付けられている。

306

以上は表示パネルの表示領域が比較的小型の場合であるが、30イン チ以上と大型になると表示画面50がたわみやすい。その対策のため、 本発明では図61に示すように表示パネルに外枠611をつけ、外枠6 11をつりさげられるように固定部材614で取り付けている。この固 定部材614を用いて、壁などに取り付ける。

しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。 そのため、表示パネルの下側に脚取り付け部613を配置し、複数の脚 612で表示パネルの重量を保持できるようにしている。

脚612はAに示すように左右に移動でき、また、脚612はBに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。

図61のテレビでは、画面の表面を保護フィルム(保護板でもよい)で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが1つの目的である。保護フィルムの表面にはAIRコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況(外光)が写り込むことを抑制している。

保護フィルムと表示パネル間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。また、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。

また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。

307

保護フィルムをしては、ポリカーボネートフィルム(板)、ポリプロピレンフィルム(板)、アクリルフィルム(板)、ポリエステルフィルム(板)、PVAフィルム(板)などが例示される。その他エンジニアリング樹脂フィルム(ABSなど)を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で0.5mm以上2.0mm以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。

また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。

本発明の実施例における表示パネルは、3辺フリーの構成と組み合わせることも有効であることはいうまでもない。特に3辺フリーの構成は画素がアモルファスシリコン技術を用いて作製されているときに有効である。また、アモルファスシリコン技術で形成されたパネルでは、トランジスタ素子の特性バラツキのプロセス制御が不可能のため、本発明のN倍パルス駆動、リセット駆動、ダミー画素駆動などを実施することが好ましい。つまり、本発明におけるトランジスタなどは、ポリシリコン技術によるものに限定するものではなく、アモルファスシリコンによるものであってもよい。

なお、本発明のN倍パルス駆動(図13、図16、図19、図20、 図22、図24、図30など)などは、低温ポリシリコン技術でトラン ジスタ11を形成して表示パネルよりも、アモルファスシリコン技術で トランジスタ11を形成した表示パネルに有効である。アモルファスシ

308

リコンのトランジスタ11では、隣接したトランジスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている(特に、図22、図24、図30のN倍パルス駆動はアモルファスシリコンで形成したトランジスタの画素構成において有効である)。

duty比制御駆動、基準電流制御、N倍パルス駆動など本明細書で記載した本発明の駆動方法および駆動回路などは、有機EL表示パネルの駆動方法および駆動回路などに限定されるものではない。図221に図示するようにフィールドエミッションディスプレイ(FED)などの他のディスプレイにも適用できることは言うまでもない。

図221のFEDでは基板71上にマトリックス状に電子を放出する電子放出突起2213(図10では画素電極105が該当する)が形成されている。画素には映像信号回路2212(図1ではソースドライバ回路14が該当する)からの画像データを保持する保持回路2214が形成されている(図1ではコンデンサが該当する)。また、電子放出突起2213の前面には制御電極2211が配置されている。制御電極2211にはオンオフ制御回路2215(図1ではゲートドライバ回路12が該当する)により電圧信号が印加される。

図221の画素構成で、図222に図示するように周辺回路を構成すれば、duty比制御駆動あるいはN倍パルス駆動などを実施できる。映像信号回路2212からソース信号線18に画像データ信号が印加される。オンオフ制御回路2215aから選択信号線2221に画素16選択信号が印加され順次画素16が選択され、画像データが書き込まれる。また、オンオフ制御回路2215bからオンオフ信号線222にオンオフ信号が印加され、画素のFEDがオンオフ制御(duty比制御)される。

本発明の実施例で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、PHS、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。

また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置にも適用できる。

さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、RGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。また、広告あるいはポスターなどの表示装置、RGBの信号器、警報表示灯などにも応用できる。

また、スキャナの光源としても有機EL表示パネルは有効である。RGBのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。

また、液晶表示装置のバックライトにも有機EL表示装置は有効である。EL表示装置(バックライト)のRGBの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、

面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、R、G、B光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。

産業上の利用可能性

本発明のソースドライバ回路は、カントミラー回路を構成するトランジスタが隣接するように形成しているので、しきい値のずれによる出力電流のばらつきが小さい。したがって、EL表示パネルの輝度むらの発生を抑制することが可能となり、その実用的効果は大きい。

また、本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。

なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、地球環境、宇宙環境に優しいこととなる。

311

請 求 の 範 囲

1. 基準電流を発生する基準電流発生手段と、


前記基準電流発生手段からの基準電流が入力され、かつ前記基準電流 に対応する第1の電流を、複数の第2の電流源に出力する第1の電流源 と、

前記第1の電流源から出力される第1の電流が入力され、かつ前記第 1の電流に対応する第2の電流を、複数の第3の電流源に出力する第2 の電流源と、


前記第2の電流源から出力される第2の電流が入力され、かつ前記第 2の電流に対応する第3の電流を複数の第4の電流源に出力する第3の 電流源を有し、

前記第4の電流源は、入力画像データに対応した個数の単位電流源が 選択されるEL表示パネルのドライバ回路。


1/228




2/228




3/228






靴4网




第5図


6/228




7/228




8/228




9/228












12/228




第12図




14/228







第15図




17/228







第18図


19/228










第21图






第23図







第25図


26/228







28/228









31/228





第31図

32/228











第35图





37/228




差替え用紙 (規則26)


38/228









PCT/JP03/02535






第42图


43/228




第43区




PCT/JP03/02535









47/228




PCT/JP03/02535




49/228




50/228



51/228









第52図


53/228




54/228




55/228






第56区

57/228




第57図

58/228




第58図

59/228




第59図


60/228



61/228





62/228






63/228






第64図




第65図





第66図






第67図






第69図

70/228




第70図




第71図

72/228




721

.




第73図




第74区


75/228




第75図



77/228





78/228





第78図


79/228












PCT/JP03/02535

83/228



第83図

84/228

	r -	_	_	_			_	_	_	_	,		·							
H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
H 4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-	-	-	
똰	0	0	0	0	0	0	0	0	0	0	0	0	-	-	-	-	0	0	0	
H2	0	0	0	0	0	0	0	0	-	-	-	-	0	0	0	0	0	0	0	
H1	0	0	0	0	0	0	-	÷	0	0	-	-	0	0	-	-	0	0	-	
НО	0	0	0	0	0	-	0	-	0	1	0	-	0	-	0	-	0	-	0	
۲4	0	0	0	0	1	1	1	1	1	1	1	1	1	1	-	1	1	-	-	
L3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
1.2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
-1	0	0	1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	1	
2	0	-	0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
階闘	0	-	2	က	4	വ	9	7	œ	တ	10	=	12	13	41	15	16	17	18	

第84図

85/228

H5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
H4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
нз	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	-	-	
H2	0	0	0	0	0	0	0	0	0	0	0	0	1	Į.	1	1	0	0	0	
H1	0	0	0	0	0	0	0	0	0	0	1	l	0	0	ŀ	1	0	0	1	
НО	0	0	0	0	0	0	0	0	0	l	0	ı	0	L	Ó	1	0 ·	1	0	
L4	0	0	0	0	0	0	0	0	1	1	1	ı	1	ı	1	l	1	1	1	
F7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
12	0	0	0	0	1	1	1	1	1	1	1	l	1	1	1	1	1	1	ı	
[1]	0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	l	
9	0	-	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	
階調	0	-	2	ო	4	ស	9	7	8	6	10	11	12	13	14	15	16	17	18	


第85図

86/228


第86図

HS	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
H4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
НЗ	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Н2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	°	0	0	1	
НО	0	0	Ò	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-	0	
L4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-	1	-	
L3	0	0	0	0	0	0	0	0	ŀ	1	1	l	1.	L	1	1	۳-	0	0	
12	0	0	0	0	1	1	1	1	0	0	0	0	1	1	-	1	-	0	0	
L1	0	0	1	1	0	0	-	-	0	0	1	-	0	0	1	1	-	τ-	-	
9	0	1	0	-	0	1	0	1	0	1	0	-	0	1	0	-	-	-	-	
開開	0	-	2	ტ.	4	ည	9	7	ω	0	10	11	12	13	14	15	16	17	18	


87/228




第87図




第88図







第90図

91/228






93/228




第93図

94/228





第94図


95/228




第95区














第99区







PCT/JP03/02535 WO 03/091977


102/228









105/228





第105图













第109図

110/228




第110図




第111図

112/228




113/228





第113図


114/228




115/228











(%)キベデバ流雷氏出

第117図




第118图


119/228









121/228




第121図

122/228








第123图





125/228














第129図











第132図






第133图

134/228




第134図


135/228




136/228




137/228




138/228




139/228






140/228




141/228




第141区

142/228




143/228




第143图


144/228





145/228



第145図










第148図













第151図


PCT/JP03/02535 WO 03/091977




153/228




第153図






第155図


156/228




第156图


157/228






第158区
















第162図

163/228









第164図


PCT/JP03/02535




PCT/JP03/02535 WO 03/091977



167/228









第168図


169/228






三169区


170/228




171/228




172/228







PCT/JP03/02535




差替え用紙 (規則26)






第176図




第177図






179/228




第1796


180/228




第180区




182/228



183/228





184/228




差替え用紙 (規則26)

185/228






PCT/JP03/02535




差替え用紙 (規則26)


188/228




189/228




190/228





191/228






193/228








PCT/JP03/02535




第195









第198回






差替え用紙 (規則26)




202/228




第202図

203/228




第203图






205/228




第205図







第206图











210/228




211/228




第211図

212/228








第213図

214/228


Ω 681c

Ø


第214図




第215図





第216図




第217図










第220图










第223図







226/228





~





INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/02535

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G09G3/30, G09G3/20, H05B33/14						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09G3/30, G09G3/20, H05B33/14, G05F1/10						
Jitsı Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
E,X	JP 2003-150104 A (Matsushita Co., Ltd.), 23 May, 2003 (23.05.03), Par. No. [1488] to [1491]; Fi (Family: none)		1			
х	JP 2000-293245 A (Sharp Corp.), 20 October, 2000 (20.10.00), Par. Nos. [0021] to [0029]; Figs. 2 to 3 & US 6332661 B1		1			
Y	JP 2001-42827 A (Pioneer Ele 16 February, 2001 (16.02.01), Par. Nos. [0017] to [0026]; F (Family: none)		1			
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents: document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search O 4 June, 2003 (04.06.03) "It later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report 17 June, 2003 (17.06.03)						
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/02535

	ntinuation). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No				
ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No			
Y	JP 8-340243 A (Canon Inc.), 24 December, 1996 (24.12.96), Par. Nos. [0003] to [0013]; Fig. 1 (Family: none)	1			
Y	JP 9-319323 A (Toshiba Micro-Electronics Corp.), 12 December, 1997 (12.12.97), Par. Nos. [0005] to [0006]; Figs. 9(1), 10 (Family: none)	1			
	•				
	·				
·					

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl'G09G3/30, G09G3/20, H05B33/14 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl'G09G3/30, G09G3/20, H05B33/14, G05F1/10 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 1971-2003年 日本国公開実用新案公報 1994-2003年 日本国登録実用新案公報 日本国実用新案登録公報 1996-2003年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する 請求の範囲の番号 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 カテゴリー* JP 2003-150104 A (松下電器産業株式会社) 1 E, X 2003.05.23 段落番号【1488】-【1491】, 図275 (ファミリーなし) JP 2000-293245 A (シャープ株式会社) 1 X 2000.10.20 段落番号【0021】-【0029】,図2-3 &US 6332661 B1 |x| C欄の続きにも文献が列挙されている。 | | パテントファミリーに関する別紙を参照。 の日の後に公表された文献 * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献 (理由を付す) よって進歩性がないと考えられるもの 「O」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 国際調査を完了した日 04.06.03 17.06.03 2G | 9707 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 日本国特許庁(ISA/JP) 橋本 直明 郵便番号100-8915 電話番号 03-3581-1101 内線 3225 東京都千代田区霞が関三丁目4番3号

引用文献の関連する	C (続き).			
カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 Y JP 2001-42827 A (パイオニア株式会社) 2001.02.16 段落番号【0017】-【0026】, 図7 (ファミリーなし) 1 Y JP 8-340243 A (キャノン株式会社) 1996.12.24 段落番号【0003】-【0013】, 図1 (ファミリーなし) 1 Y JP 9-31932 A (東芝マイクロエレクトロニクス) 1997.12.12 段落番号【0005】-【0006】, 図9(1), 図10 1	引用文献の	関連する		
2001.02.16 段落番号【0017】-【0026】,図7 (ファミリーなし) Y JP 8-340243 A (キャノン株式会社) 1996.12.24 段落番号【0003】-【0013】,図1 (ファミリーなし) Y JP 9-3193 A (東芝マイクロエレクトロニクス) 1997.12.12 段落番号【0005】-【0006】,図9(1),図10			請求の範囲の番号	
1996. 12. 24 段落番号【0003】-【0013】, 図1 (ファミリーなし) Y JP 9-31932 A (東芝マイクロエレクトロニクス) 1997. 12. 12 段落番号【0005】-【0006】, 図9(1), 図10	Y	2001.02.16 段 落番号 【0017】—【0026】,図7	1	
1997.12.12 段落番号【0005】一【0006】,図9(1),図10	Y	1996.12.24 段落番号【0003】-【0013】, 図1 (ファミリーなし)	1	
	Y	1997.12.12 段落番号【0005】-【0006】, 図9 (1), 図10	1	

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT
 □ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.